Made available in DSpace on 2015-05-14T12:36:54Z (GMT). No. of bitstreams: 1
arquivototal.pdf: 2004014 bytes, checksum: 3d8ca87826ca89996bb9c71a82501746 (MD5)
Previous issue date: 2010-03-04 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / In this work, we present the development of an embedded system prototyping with
soft-core Nios II and FPGA for a holter monitor that implements data compression, using the
PPM Algorithm, and simulate ECG signals through the implementation of the Fourier series.
Through a holter monitor, cardiologists can obtain ECG signals, serving as the basis for the
perception of symptoms and activities of patients. These signals are captured and recorded
by monitors in periods greater than or equal to 24 hours, requiring large storage size to store
them, therefore increasing cost of the monitor. Using the PPM algorithm, a monitor holter can
considerably reduce the size of the signals stored, thus reducing storage space and cost of
device, addition to allow rapid transmission of the data. Integrating the ECG signal simulator
to the device, is possible to generate samples of ECG via the embedded system, saving time
and eliminating difficulties in obtaining signals, compared with the capture of real ECG
signals by invasive and noninvasive methods. It enables the analysis and study of normal
and abnormal ECGs. An embedded system on programmable chip (SOPC) was prototyped
with a development kit containing peripherals and FPGA chip compatible with the Nios II.
Architecture soft-core was set to compact operating system and software modules have
been successfully developed, ported and validated on this platform. / Neste trabalho, é apresentado o desenvolvimento de um sistema embarcado com
prototipagem em FPGA contendo instanciação do processador soft-core Nios II (SOPC
System on a Programmable Chip), para um monitor holter que implementa compressão de
dados, utilizando o algoritmo PPM, e simula sinais ECG através da implementação das
Séries de Fourier. Através de um monitor holter, cardiologistas podem obter sinais ECG, que
servem de base para a percepção de sintomas e atividades em pacientes, captados e
armazenados pelos monitores em períodos maiores ou iguais a 24 horas, requisitando
grandes espaços de armazenamento, aumentando, assim, o custo deste monitor. Utilizando
o PPM, o dispositivo desenvolvido poderá reduzir consideravelmente a quantidade de dados
armazenados, reduzindo, portanto, o espaço de armazenamento e o custo do dispositivo,
permitindo ainda a rápida transmissão dos dados. Integrando o simulador de sinais ECG ao
dispositivo, possibilita-se a geração de amostras de sinais eletrocardiográficos através do
sistema embarcado, economizando tempo e eliminando dificuldades na obtenção de sinais,
em comparação com a captação real de sinais ECG através de métodos invasivos e nãoinvasivos.
O mesmo permite a análise e o estudo de sinais ECG normais e anormais. Um
sistema embarcado em chip programável (SOPC) foi prototipado com uma placa contendo
periféricos e uma pastilha FPGA dotada de compatibilidade com o Nios II; a arquitetura do
soft-core foi configurada em sistema operacional compacto e módulos de software foram
exitosamente desenvolvidos, portados e validados sobre essa plataforma.
| Identifer | oai:union.ndltd.org:IBICT/oai:tede.biblioteca.ufpb.br:tede/6136 |
| Date | 04 March 2010 |
| Creators | Farias, Thyago Maia Tavares de |
| Contributors | Lima, José Antônio Gomes de |
| Publisher | Universidade Federal da Paraíba, Programa de Pós Graduação em Informática, UFPB, BR, Informática |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | application/pdf |
| Source | reponame:Biblioteca Digital de Teses e Dissertações da UFPB, instname:Universidade Federal da Paraíba, instacron:UFPB |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0022 seconds