Return to search

Síntese lógica automática de circuitos sequenciais síncronos baseada em máquinas de estados finitos

Nesta dissertação realiza-se um estudo dos procedimentos destinados a eliminação de estados redundantes em máquinas de estados finitos incompletamente especificadas. Um algoritmo para realizar a codificação de estados nestas máquinas é proposto. Situações de ocorrências de perigos estático são identificadas. Um sistema destinado ao projeto automático de circuitos sequenciais síncronos é proposto e implementado com uma interface confortável ao usuário onde são integrados os algoritmos para minimização e codificação de estados, geração de equações de excitação dos registradores e minimização lógica.

Identiferoai:union.ndltd.org:IBICT/oai:agregador.ibict.br.BDTD_ITA:oai:ita.br:1467
Date01 October 1989
CreatorsJosé Nelson Amaral
ContributorsWagner Chiepa Cunha
PublisherInstituto Tecnológico de Aeronáutica
Source SetsIBICT Brazilian ETDs
LanguagePortuguese
Detected LanguagePortuguese
Typeinfo:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis
Formatapplication/pdf
Sourcereponame:Biblioteca Digital de Teses e Dissertações do ITA, instname:Instituto Tecnológico de Aeronáutica, instacron:ITA
Rightsinfo:eu-repo/semantics/openAccess

Page generated in 0.002 seconds