Abstract
Although avalanche switching has been known since the 1950s, a trustworthy one-dimensional physical interpretation of the practically interesting high-current mode ("secondary breakdown") in a Si avalanche transistor has appeared only within the last decade and thanks to numerical one-dimensional and two-dimensional physics-based device modelling. A good fit with experimental waveforms has been achieved only for high-current, long-duration pulses (~100 A/7 ns), however, and modelling fails in the case of shorter pulses in a range that is of greater practical importance. One significant finding in this thesis is that reliable modelling of a Si avalanche transistor is in general impossible without taking account of three-dimensional effects. The task is a challenging one, as it is being put forward for the first time and state-of-the-art simulators are unable to model three-dimensional avalanche dynamics with an external circuit included (i.e. in “MixedMode”). Thus a smart approach was adopted which allowed the main features of the three-dimensional transient to be explained using a two-dimensional simulator and compared with the experimental data. The focus was on a trade-off of between high switching efficiency in an avalanche transistor (high-speed switching with a lower residual voltage as occurs at extremely high current densities) and device reliability as determined by local overheating during a single pulse, similarly resulting from high current density. This denotes the practical importance of the work performed here, as the current density is directly affected by three-dimensional dynamic processes.
The second task performed in this thesis concerns the reliability of the GaAs avalanche transistors developed recently in the Electronics Laboratory and demonstrated of unique (superfast) switching and high-power-density sub-THz emission for mm-wave imaging and radars. Critically important for this new device is the limitation originating from premature breakdown at the surface of the GaAs p-n junction with a high density of surface states. Two of the results of this work are also fairly challenging: (i) the mechanism of "soft" surface breakdown intrinsic to all GaAs transistor mesas was interpreted in terms of the surface trapping of avalanche-generated electrons as suggested here, and (ii) passivation of the surface with a chalcogenide glass was suggested, as this allows the premature surface breakdown to be suppressed completely, an effect that has proved to be caused by a large negative surface charge formed on the “U centres” intrinsic to a chalcogenide glass. / Tiivistelmä
Vaikka avalanche läpilyönti pii-transistoreissa on tunnettu jo 1950-luvulta lähtien, luotettava 1-dimensionaalinen fysikaalinen tulkinta ilmiöstä käytännön sovellusten kannalta kiinnostavilla suurilla virtatasoilla (ns. “secondary breakdown”) on esitetty vasta viime vuosikymmenen aikana 1- ja 2-dimensionaalisiin numeerisiin simulointeihin ja fysikaaliseen mallinnukseen perustuen. Kokeellisten mittausten ja simulointien välille on saatu hyvä sovitus kuitenkin vain sellaisessa ohjaustilanteessa, jossa transistori toimii suurella virtatasolla ja tuottaa leveitä virtapulsseja (~100  A / 7 ns); mallinnus ei vastaa mittaustuloksia lyhyillä virtapulsseilla, jotka kuitenkin ovat tärkeitä käytännön sovellusten kannalta. Yksi tämän työn keskeisiä havaintoja on se, että piipohjaisen avalanche transistorin luotettava mallintaminen ei ole käytännössä yleisesti mahdollista ottamatta huomioon 3-dimensionaalisia (3D) efektejä. Tällainen mallinnus, jota tässä työssä on kehitetty ensimmäistä kertaa, on vaikeaa, koska kaupalliset simulointiohjelmistot eivät kykene käsittelemään avalanche ilmiön dynamiikka 3-dimensionaalisesti tilanteessa, jossa transistoriin on kytketty ulkoinen piiri (ns. mixed-mode -simulointitilanne). Tähän kehitettiin tekniikka, joka mahdollistaa 3-dimensionaalisen kytkentätransientin tärkeimpien piirteiden selittämisen ja mittaustuloksiin vertaamisen 2-dimensionaalisten simulointien perusteella. Erityisesti pyrittiin selvittämään avalanche transistorin korkean kytkentähyötysuhteen (kollektori-emitterin ns. residual-jännitteen käyttäytyminen virrantiheystason mukaan) ja komponentin luotettavuuden välistä riippuvuutta. Luotettavuuteen vaikuttaa olennaisesti komponentin sisäinen, lokalisoitunut lämpötilamaksimi, joka myös riippuu keskeisesti komponentin virrantiheystasosta kytkentäpulssin aikana. Toisaalta virrantiheyteen vaikuttavat juuri komponentin 3-dimensionaaliset dynaamiset prosessit, joten työn käytännöllinen merkitys on suuri.
Työn toisen osa käsittelee elektroniikan laboratoriossa äskettäin kehitetyn GaAs-avalanche transistorin luotettavuutta. Tällaisella transistorilla on demonstroitu olevan erityislaatuinen supernopea kytkeytymisefekti, ja se emittoi korkealla tehotasolla sähkömagneettista säteilyä n. 0,1–1 THz taajuusalueella. GaAs-avalanche transistoria voidaan täten potentiaalisesti hyödyntää mm-alueen kuvantamisessa ja tutkissa. Tämän uuden transistorin luotettavuuteen vaikuttaa ratkaisevasti rajoitus, joka aiheutuu ennenaikaisen, GaAs-pn-liitoksen pinnassa vaikuttavasta suuresta pintatilatiheydestä johtuvan läpilyönnin mahdollisuudesta. Työn kaksi keskeistä tulosta ovat: (i) kaikilla GaAs-transistoreilla ilmenevä ns. ”pehmeä”-läpilyönti aiheutuu avalanche ilmiön synnyttämien elektronien loukkuuntumisesta pinta-tiloihin, ja (ii) pinnan passivointi kalkopyriittilasilla estää läpilyönnin kokonaan, koska kalkopyriittilasille luonteenomaiset ”U-tilat” aiheuttavat liitoksen pintaan korkean negatiivisen pintavarauksen.
| Identifer | oai:union.ndltd.org:oulo.fi/oai:oulu.fi:isbn978-952-62-0085-9 |
| Date | 19 February 2013 |
| Creators | Duan, G. (Guoyong) |
| Contributors | Vainshtein, S. (Sergey), Kostamovaara, J. (Juha) |
| Publisher | Oulun yliopisto |
| Source Sets | University of Oulu |
| Language | English |
| Detected Language | English |
| Type | info:eu-repo/semantics/doctoralThesis, info:eu-repo/semantics/publishedVersion |
| Format | application/pdf |
| Rights | info:eu-repo/semantics/openAccess, © University of Oulu, 2013 |
| Relation | info:eu-repo/semantics/altIdentifier/pissn/0355-3213, info:eu-repo/semantics/altIdentifier/eissn/1796-2226 |
Page generated in 0.0028 seconds