Return to search

Méthode de test sans fil en vue des SIP et des SOC

Aujourd'hui le test de fabrication de circuits intégrés au niveau wafer s'appuie sur une technologie par contact entre l'équipement de test et les circuits à tester. Cette méthode souffre de plusieurs limitations telles que l'endommagement des plots de contact lorsque plusieurs tests sont necessaires en cours de fabrication du système. Pour pallier ces limitations, nous avons exploré une alternative de test basée sur communication sans fil. Pour cela une interface de test a été développée, cette interface doit être intégrée au sein de chaque dispositif à tester. Cette solution innovante entièrement développée au cours de ma thèse permet d'une part au testeur de diffuser simultanément les données de test vers tous les dispositifs du wafer, et d'autre part à chaque dispositif de retourner ses réponses vers le testeur. Cette interface a été développée pour permettre le test d'un dispositif en cours de fabrication (tous les éléments composant le système ne sont pas présent), et optimiser le temps de test de l'ensemble d'un wafer. Plusieurs campagnes de test sur des dispositifs réels nous ont permis de valider une solution au problème de l'alimentation des dispositifs sur le wafer. Cette solution s'appuie sur une distribution des alimentations par des rails insérées sur les lignes de découpage du wafer. Enfin, un prototype de notre interface de test sans fil a été réalisé sur une plateforme reconfigurable et nous a permis de valider son fonctionnement en testant un circuit du commerce.

Identiferoai:union.ndltd.org:CCSD/oai:tel.archives-ouvertes.fr:tel-00512832
Date05 March 2010
CreatorsNoun, Ziad
PublisherUniversité Montpellier II - Sciences et Techniques du Languedoc
Source SetsCCSD theses-EN-ligne, France
LanguageEnglish
Detected LanguageFrench
TypePhD thesis

Page generated in 0.0024 seconds