Orientador: Luiz Carlos Kretly / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-13T08:29:23Z (GMT). No. of bitstreams: 1
Barbante_CelsoCoslop_M.pdf: 3761831 bytes, checksum: 03bb5089dc9e6c592383bab7b9e24c98 (MD5)
Previous issue date: 2009 / Resumo: Foi desenvolvido neste trabalho um circuito de transmissão de dados pela rede de energia elétrica - PLC, que permite transmissão de dados em baixa velocidade, numa topologia de circuito que permite uma futura integração. O protótipo elaborado com componentes discretos apresenta operação compatível com um circuito típico de PLC. Os circuitos de acoplamento com a rede elétrica são amplamente discutidos. O sinal digital serialmente transmitido passa por um deslocamento de nível que permite ajuste de ganho e deslocamento do valor de sinal, posteriormente sendo aplicado a um VCO que possibilita efetuar de forma simples a modulação do tipo FSK contínua. Medidas de taxa de (BER) foram efetuadas e o resultado mostrado numérica e graficamente. Um circuito integrado monolítico para o VCO, parte do sistema, foi projetado, prevendo uma integração futura. Para isso foram feitas simulações no simulador de circuitos ADS e após no fluxo de projeto foi feito o layout do circuito integrado usando ferramentas de EDA Cadence. O design kit utilizado foi da foundry AMS, tecnologia AMS C35 e mostra a viabilidade de integração de
todo o sistema num único CL. / Abstract: It was developed in this work a circuit for power line data communication - PLC that enable low speed data transmission in a circuit topology that enable a future integration. The built prototype was elaborated with discrete components and exhibits a compatible operation with a typical PLC circuit. The coupling circuits with the mains wires are extensively discussed. The signal to be serially transmitted pass through a level shifter that allows a level and offset adjust of the signal, later being applied to a voltage controlled oscillator - VCO that performs the continuous FSK modulation in a simplified way. Bit Error Rate (BER) measurements were made, and the results presented numerically and graphically. A monolithic integrated circuit for the VCO, part of this system, was projected foreseen a possible future integration. For this task was performed simulation in the ADS circuit simulator and later in the project flow an integrated circuit layout was made using Cadence EDA tools. The chosen design kit comes from AMS foundry, in the technology AMS C-35, and shows the system integration viability in a single integrated circuit. / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.unicamp.br:REPOSIP/259493 |
| Date | 13 August 2018 |
| Creators | Barbante, Celso Coslop |
| Contributors | UNIVERSIDADE ESTADUAL DE CAMPINAS, Kretly, Luiz Carlos, 1950-, Barbin, Silvio Ernesto, Barreto, Gilmar |
| Publisher | [s.n.], Universidade Estadual de Campinas. Faculdade de Engenharia Elétrica e de Computação, Programa de Pós-Graduação em Engenharia Elétrica |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | Portuguese |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Format | 94 p. : il., application/pdf |
| Source | reponame:Repositório Institucional da Unicamp, instname:Universidade Estadual de Campinas, instacron:UNICAMP |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.002 seconds