Return to search

Modellierung eines wafer-scale Systems für pulsgekoppelte neuronale Netze

Beim Aufbau von konfigurierbaren wafer-scale Systemen für pulsgekoppelte neuronale Netze werden hohe Anforderungen an die Kommunikation
zwischen einzelnen Komponenten gestellt. Zur Unterstützung des Hardwareentwurfs, aber auch um die parallele Entwicklung der Software zu ermöglichen,
können Simulationsmodelle verwendet werden. Der Aufbau der Architektur und die Implementierung als SystemC-Modell werden beschrieben.
Aus der Simulation sind Rückschlüsse auf die Architektur möglich, es ergeben sich aber auch Anforderungen an die zu entwickelnde Softwareumgebung.

Identiferoai:union.ndltd.org:DRESDEN/oai:qucosa.de:swb:ch1-200700924
Date08 June 2007
CreatorsScholze, Stefan, Ehrlich, Matthias, Schüffny, Rene´
ContributorsTU Chemnitz, Fakultät für Informatik
PublisherUniversitätsbibliothek Chemnitz
Source SetsHochschulschriftenserver (HSSS) der SLUB Dresden
Languagedeu
Detected LanguageGerman
Typedoc-type:conferenceObject
Formatapplication/pdf, text/plain, application/zip
Relationdcterms:isPartOfhttp://nbn-resolving.de/urn:nbn:de:swb:ch1-200700815

Page generated in 0.0022 seconds