Dissertação (mestrado)—Universidade de Brasília, Departamento de Engenharia Mecânica, 2010. / Submitted by Shayane Marques Zica (marquacizh@uol.com.br) on 2011-03-09T19:23:57Z
No. of bitstreams: 1
2010_JonesYudiMoriAlvesdaSilva.pdf: 6670822 bytes, checksum: 70a95dfe04d8b03c82668818886afae2 (MD5) / Approved for entry into archive by Marília Freitas(marilia@bce.unb.br) on 2011-03-31T11:47:04Z (GMT) No. of bitstreams: 1
2010_JonesYudiMoriAlvesdaSilva.pdf: 6670822 bytes, checksum: 70a95dfe04d8b03c82668818886afae2 (MD5) / Made available in DSpace on 2011-03-31T11:47:04Z (GMT). No. of bitstreams: 1
2010_JonesYudiMoriAlvesdaSilva.pdf: 6670822 bytes, checksum: 70a95dfe04d8b03c82668818886afae2 (MD5) / Cada vez mais o mercado exige aplicações de processamento de imagens e vídeos com restrições de tempo real. Novos produtos são lançados quase que diariamente, levando a integração de sistemas a patamares inimagináveis até poucos anos atrás. Dispositivos móveis lidam com aplicativos que exigem um poder de processamento cada vez maior. Nas indústrias, sistemas de visão computacional necessitam extrair a maior quantidade de informações de uma imagem, no menor intervalo de tempo possível, fazendo com que a demanda por processamento seja cada vez maior. O tempo de desenvolvimento de novas arquiteturas é caro e demorado, por vezes não sendo suficiente para atender às novas demandas em um prazo razoável. Paralelamente a isso, as arquiteturas comuns de processamento por vezes não são capazes de processar todas as informações necessárias nos intervalos de tempo desejados. Por esse motivo, novos sistemas processadores vêm sendo desenvolvidos na tentativa de explorar o poder de processamento previsto nas pesquisas sobre computação paralela. Já existem dispositivos móveis com processadores de mais de dois núcleos disponíveis nas lojas, a preços razoavelmente acessíveis. Com o intuito de buscar uma alternativa de projeto que permita um rápido desenvolvimento dos sistemas, com facilidade de testes e baixo custo, este trabalho propõe o estudo dos algoritmos mais comuns de processamento de imagens e a identificação de estruturas que permitam a descrição direta em arquiteturas de hardware desses algoritmos. A metodologia seguida buscou particionar os algoritmos em suas estruturas mais simples, permitindo a identificação dos tipos de paralelismo presentes e a proposicão de arquiteturas que exploram essas diferentes formas de paralelismo em arquiteturas sistólicas simples. Como resultado foram propostas e implementadas arquiteturas diversas para algumas das operações mais comuns de processamento de imagens. Um sistema completo de captura, processamento e visualização de imagens foi implementado, oferecendo uma plataforma de hardware reconfigurável extremamente flexível, permitindo o desenvolvimento e testes de novos algoritmos e arquiteturas. _______________________________________________________________________________ ABSTRACT / Increasingly, the market requires applications of image processing and video with real-time constraints. New products are launched almost daily, leading to systems integration to levels unimaginable even a few years ago. Mobile devices handle applications that require processing power increasing. In industries, computer vision systems need to extract the greatest amount of image information in the shortest possible time, causing the demand for processing is increasing. The development time of new architectures is costly and time consuming, sometimes not enough to meet the new demands in a reasonable time. In parallel, the common processing architectures are often not able to process all the necessary information within the time allowed. Therefore, new processing systems have been developed in an attempt to exploit the processing power provided for research on parallel computing. There are already mobile processors with more than two cores available in stores, priced reasonably accessible. In order to seek an alternative design that allows rapid development of systems with ease and low cost of testing, this paper proposes the most common algorithms of image processing and identification of structures that allow the direct description of architectures hardware of these algorithms. The methodology sought to partition the algorithms in their simpler structures, allowing the identification of the types of parallelism present proposition and architectures that exploit these different forms of parallelism in simple systolic architectures. The results have been proposed and implemented various architectures for some of the most common operations in image processing. A complete system for capturing, processing and displaying images has been implemented, offering a reconfigurable hardware platform extremely flexible, allowing development and testing of new algorithms and architectures.
| Identifer | oai:union.ndltd.org:IBICT/oai:repositorio.unb.br:10482/7237 |
| Date | 27 January 2010 |
| Creators | Silva, Jones Yudi Mori Alves da |
| Contributors | Llanos Quintero, Carlos Humberto |
| Source Sets | IBICT Brazilian ETDs |
| Language | Portuguese |
| Detected Language | English |
| Type | info:eu-repo/semantics/publishedVersion, info:eu-repo/semantics/masterThesis |
| Source | reponame:Repositório Institucional da UnB, instname:Universidade de Brasília, instacron:UNB |
| Rights | info:eu-repo/semantics/openAccess |
Page generated in 0.0024 seconds