El presente trabajo consiste en el diseño de un amplificador diferencial de
diferencias (DDA) para la etapa de filtrado de un sistema de adquisición de señales
neuronales en un circuito integrado implantable. El bloque analógico se realizó
utilizando la tecnología AMS 0.35 μm en el software CADENCE. La metodología
usada fue la denominada TOP-DOWN que consiste básicamente en iniciar el diseño
con la definición de los parámetros a nivel sistema y descender progresivamente
de nivel hasta dimensionar cada transistor y definir el layout del circuito. Una
característica importante de esta metodología es que los niveles superiores definen
los requerimientos para el siguiente nivel. El segundo objetivo importante es mostrar
un flujo de diseño para circuitos integrados donde se utilizan las herramientas
de CADENCE. Con esto se busca presentar una documentación que muestre el
procedimiento usado a nivel industrial en el desenvolvimiento de circuitos integrados.
Es importante mencionar que la principal motivación de realizar este circuito para
cumplir los objetivos de la tesis es dar continuación a un proyecto del grupo de
microelectrónica que consiste en el desenvolvimiento de un sistema de adquisición
de señales neuronales. Algunas partes del proyecto general ya fueron realizadas
por tesistas de la universidad y junto con este bloque se completa la parte del filtro
pasabanda.
El flujo de diseño se desarrollo paso a paso. Primero, se obtuvo las especificaciones
del DDA en base a la simulación del macromodelo en el filtro pasabanda con
componentes ideales. Luego, con los resultados obtenidos, se determinó los
requerimientos de frecuencia, puntos de operación y respuesta en tiempo del circuito.
Posteriormente, se dimensionó cada transistor asegurando que el amplificador cumpla
con los requerimientos propuestos (modelo nominal y de Montecarlo). De la misma
forma que con el esquemático, se validó el netlist del layout simulando los principales
parámetros del amplificador y del filtro. Los resultados mas relevantes de la simulación
del netlist del circuito extraído del layout son los siguientes: potencia de 5.26μW(@
V DD = 3.3), tensión de offset de 163.89μV y 10.38μVrms de ruido integrado en la
banda de paso. Con estos datos, se observa un equilibrio entre la potencia consumida
y el ruido integrado del amplificador, que normalmente es muy difícil de conseguir por
el diseñador. / Tesis
| Identifer | oai:union.ndltd.org:PUCP/oai:tesis.pucp.edu.pe:123456789/1243 |
| Date | 12 March 2012 |
| Creators | Cruz Marin, Jorge Vicente de la |
| Publisher | Pontificia Universidad Católica del Perú |
| Source Sets | Pontificia Universidad Católica del Perú |
| Language | Spanish |
| Detected Language | Spanish |
| Type | info:eu-repo/semantics/bachelorThesis |
| Format | application/pdf |
| Source | Pontificia Universidad Católica del Perú, Repositorio de Tesis - PUCP |
| Rights | Atribución-NoComercial-SinDerivadas 2.5 Perú, info:eu-repo/semantics/openAccess, http://creativecommons.org/licenses/by-nc-nd/2.5/pe/ |
Page generated in 0.0024 seconds