In the digital landscape of today, large amounts of transactions, messaging and different kinds of authorizations are carried out online. To ensure the the integrity and security of these systems, digital signature systems are used to verify the identity of different individuals and entities. As quantum computing threatens to compromise contemporary signature schemes, a new generation of quantum secure signature schemes have been developed. One such scheme is SPHINCS+, which uses hash algorithms to generate and verify its signatures. This study aims to evaluate the utilization of a Field Programmable Gate Array (FPGA) to increase the processing speed of these hash algorithms, thus potentially increasing the speed of the entire signature scheme. The research methodology consisted of implementing the hash algorithms SHA-2 and SHA-3, used in SPHINCS+, on an FPGA. Variations of these implementations were created, utilizing parallelism as well as an efficient hardware pipeline in order to enhance the efficiency of the algorithms. All implementations were then benchmarked against each other and corresponding CPU implementations. The results show that the FPGA solutions increased hash computation times compared to the CPU implementations. While SHA-3 generally showed higher performance than SHA-2, the overall performance drop of both algorithms was significant, suggesting that the implementations require further optimizations in order to be used to accelerate SPHINCS+. / I dagens digitala landskap genomförs stora mängder transaktioner, auktoriseringar och skickanden av olika former av meddelanden. För att säkerställa integritet och äkthet inom dessa system används digitala signatursystem för att verifiera identiteten hos olika aktörer och enheter. Eftersom kvantdatorer hotar att underminera samtida digitala signatursystem har en ny generation kvantsäkra signatursystem utvecklats. Ett sådant system är SPHINCS+, som använder hashalgoritmer för att generera och verifiera dess signaturer. Denna studie syftar till att undersöka användningen av en Field Programmable Gate Array (FPGA) för att öka hashalgoritmernas beräkningshastigheter, och således potentiellt öka hastigheten för hela signatursystemet. Forskningsmetoden inbegrep att implementera hashalgoritmerna SHA-2 och SHA-3, som används inom SPHINCS+, på en FPGA. Dessa lösningar utökades med variationer som använde parallelism och en effektiv hårdvarupipeline för att öka effektiviteten hos algoritmerna. Implementeringarna jämfördes med varandra och ställdes mot jämförliga CPU-implementeringar. Studiens resultat visar att FPGA-implementeringarna förlängde hashberäkningstiderna jämfört med CPU-implementeringarna. SHA-3 visade högre prestanda än SHA-2, men den övergripande prestandaförlusten för båda algoritmerna var betydande. Detta tyder på att implementeringarna kräver ytterligare optimeringar för att kunna användas för att accelerera SPHINCS+.
| Identifer | oai:union.ndltd.org:UPSALLA1/oai:DiVA.org:kth-330749 |
| Date | January 2023 |
| Creators | Duke-Bergman, Kei, Huynh, Alexander |
| Publisher | KTH, Skolan för elektroteknik och datavetenskap (EECS) |
| Source Sets | DiVA Archive at Upsalla University |
| Language | English |
| Detected Language | English |
| Type | Student thesis, info:eu-repo/semantics/bachelorThesis, text |
| Format | application/pdf |
| Rights | info:eu-repo/semantics/openAccess |
| Relation | TRITA-EECS-EX ; 2023:262 |
Page generated in 0.0022 seconds