Les travaux présentés dans cette thèse se focalisent sur l'étude de l’effet de dégradations des composants de puissance, plus particulièrement au niveau de l’environnement proche des puces (métallisations, connexions, brasures puces/DCB), sur le comportement électrique et thermique des puces ainsi que de leur assemblage. Pour ce faire nous avons cherché à étudier la répartition des courants et des températures à la surface de la puce à l’aide d’un modèle électrothermique 2D distribué. Nous avons aussi évalué l’effet de la dégradation des brasures dans le volume de l’assemblage, à l’aide cette fois d’un modèle thermique relié à la constitution de l’assemblage. La première partie de cette thèse consiste à mettre en place un modèle électrothermique distribué de puce MOSFET, qui tient compte à la fois du caractère distribué de la dissipation de la puissance et du couplage électrothermique en régime transitoire. Ce modèle électrothermique s’appuie sur un modèle électrique aux variables d’états et un modèle thermique par éléments finis couplé au modèle électrique. Les modèles électriques et thermiques ont été développés respectivement sous Matlab et sous CAST3M, et le couplage des deux modèles a été fait sous Simulink. Dans une deuxième partie, pour la validation des résultats des températures et pour l’analyse de l’effet du vieillissement et des dégradations (sur la distribution et la dynamique de température de la surface supérieure de la puce), une méthodologie de mesure rapide de température et un banc expérimental pour thermographie infrarouge ont été mis en place. Les difficultés rencontrées lors des mesures thermiques IR sous variation rapide de la température nous ont poussé à envisager d’autres méthodes d’analyse thermique. Enfin, nous avons cherché à évaluer la réponse impulsionnelle du composant testé en estimant, par des simulations thermiques, la fonction de transfert dans le domaine fréquentiel à l’aide du logiciel COMSOL Multiphysics. Nous avons également étudié la pertinence de modèles RC équivalents (réseau RC de Cauer). Ces modèles ont ensuite été utilisés pour rendre compte de différents modes de dégradation notamment cette fois au niveau des couches de brasures entre puce et DCB et entre DCB et semelle. Mots clef : Modules de puissance à semi-conducteur, Vieillissement, Métallisation, Modélisation électrothermique, Court-circuit, Distribution de courant et de température, Problème inverse, Caméra IR, Réseaux de Cauer. / The work presented in this thesis focus on the study of the effect of degradation of power components, especially at the near environment of chips (metallization, connections, solder chips / DCB), on the electrical and thermal behavior of the chips and their assembly. As a consequence, we studied the distribution of currents and temperatures on the chip surface with a 2D electrothermal distributed model. We also evaluated the effect of solder degradation in the volume of the assembly. Firstly, we developed an electrothermal distributed model of the MOSFET chip, which takes into account both the distributed power dissipation and the electrothermal coupling transient. This electrothermal model is based on an electrical model of state variables and thermal finite element model coupled to the electric model. Electrical and thermal models were developed respectively in Matlab and CAST3M whereas the two models coupling was done in Simulink . In the second part, to validate the results of temperatures and to analyze the effect of ageing and degradation on the distribution and dynamics of temperature of the upper surface of the chip, methodology rapid temperature measurement and an experimental bench for infrared thermography were established. The difficulties encountered in IR thermal measurements with rapid temperature change led us to consider other thermal analysis methods. Eventually, we assessed the impulse response of the tested component by estimating with thermal simulations, the transfer function in the frequency domain using the COMSOL Multiphysics software. Moreover we evaluated the relevance of RC equivalent models (RC Cauer network). These models were then used to account for different modes of degradation this time especially on the solder layer between the chip and DCB and between the DCB and sole. Keywords: Power Modules semiconductor, Ageing, Metallization, electrothermal modeling, Short Circuit, Power and temperature distribution, inverse problem, IR Camera, Cauer networks.
| Identifer | oai:union.ndltd.org:theses.fr/2014DENS0022 |
| Date | 23 June 2014 |
| Creators | Belkacem-Beldi, Ghania |
| Contributors | Cachan, Ecole normale supérieure, Lefebvre, Stéphane |
| Source Sets | Dépôt national des thèses électroniques françaises |
| Language | French |
| Detected Language | French |
| Type | Electronic Thesis or Dissertation, Text |
Page generated in 0.0077 seconds