L’engouement actuel pour les applications de type réseaux de capteurs sans-fil ou internet des objets (IoT) relance la nécessité, alors initiée par les applications mobiles, de concevoir des émetteurs-récepteurs radio à basse consommation. Dans ce contexte, l’objet des travaux de thèse est de proposer des techniques de réduction de la consommation des récepteurs radio tout en minimisant l’impact sur leur architecture de manière à pouvoir adapter leur consommation aux besoins de performance.Pour ce faire, l’utilisation intermittente du convertisseur analogique numérique (ADC) a, dans un premier temps, été étudiée puis celle-ci a été généralisée à l’ensemble du récepteur. Pour chacune de ces approches, une modélisation de la dégradation des performances en termes de taux d’erreur (BER) a été confrontée à une estimation de la réduction de la consommation engendrée. Par ailleurs, l’impact de l’ajout de modules spécifiques aux techniques proposées est décrit à l’aide de résultats concernant leurs complexités et leurs consommations. L’ensemble de ces résultats s’inscrit pleinement dans le domaine de recherche des récepteurs adaptatifs pour lesquels les performances sont adaptées au canal de transmission en temps réel.Finalement, une technique de compensation digitale des défauts de quadrature a été proposée, rendant possible l’utilisation d’une PLL moins énergivore mais avec des performances dégradées. Cette technique utilise une recherche par dichotomie des poids de compensation des défauts de quadrature, lui permettant de converger suffisamment rapidement pour pouvoir réaliser la compensation sur une portion connue du message reçu et ainsi éviter une perte d’information. / The recent craze for the Wireless Sensor Networks (WSN) and the Internet of Things (IoT) applications boosts the necessity, previously introduced by the mobile applications, to design low power transceivers. In this context, the purpose of this thesis is to propose some techniques to reduce the power consumption of RF receivers while minimizing the impact on their architecture in order to be able to adapt their power consumption to the required performances.To do so, the study of the intermittent use of the analog-to-digital converter (ADC) is firstly proposed and then extended to the whole receiver. In each case, the degradation of the receiver performances in terms of bit error rate (BER) is compared to an estimate of the obtained decrease of the power consumption. Moreover, the complexity and the overhead power consumption of the modules involved in the processing of the proposed techniques are also estimated and discussed. All these results are part of the field of research called “adaptive receiver” that tries to adapt the receiver performances to its environment in real time.Finally, a digital compensation technique of the quadrature imbalances was proposed. It allows using a less energy-consuming PLL but with degraded quadrature performances and compensating the mismatches in the digital domain. This technique uses a dichotomic search of the compensation weights allowing a fast convergence in order for the compensation to be done during the reception of a known portion of the received message and therefore avoiding a loss of information.
| Identifer | oai:union.ndltd.org:theses.fr/2015AIXM4348 |
| Date | 05 November 2015 |
| Creators | Pons, Jean-François |
| Contributors | Aix-Marseille, Gaubert, Jean, Bourdel, Sylvain |
| Source Sets | Dépôt national des thèses électroniques françaises |
| Language | French |
| Detected Language | French |
| Type | Electronic Thesis or Dissertation, Text |
Page generated in 0.0018 seconds