Η πρόοδος της τεχνολογίας CMOS δίνει τη δυνατότητα σχεδιασμού φθηνών, πολυπύρηνων, κοινής μνήμης, ενσωματωμένων επεξεργαστών. Ωστόσο, η υποστήριξη της συνάφειας της κρυφής μνήμης με κάποια μέθοδο που παρουσιάζει καλή κλιμάκωση απαιτεί σημαντική προσπάθεια. Τα πρωτόκολλα υποκλοπής παρέχουν μία λύση εύκολη στο σχεδιασμό, όμως είναι απαιτητικά σε εύρος ζώνης και κατανάλωση. Επιπλέον, η κλιμάκωσή τους είναι περιορισμένη όταν χρησιμοποιούνται σε αρτηρίες. Τα πρωτόκολλα που κάνουν χρήση ευρετηρίου, ειδικά τα κατανεμημένα, επιφέρουν μικρότερη επιβάρυνση στο δίκτυο. Απαιτούν όμως ελεγκτές ευρετηρίων οι οποίοι είναι δύσκολοι στο σχεδιασμό και καταναλώνουν πολύτιμη μνήμη, επιφάνεια και κατανάλωση εντός του ολοκληρωμένου, κάνοντάς τη λύση αυτή ακατάλληλη για ενσωματωμένα πολυπύρηνα συστήματα. Στην εργασία αυτή, παρουσιάζουμε ένα μηχανισμό διατήρησης της συνάφειας ο οποίος παρουσιάζει καλή κλιμάκωση, και βασίζεται σε απλά πρωτόκολλα υποκλοπής, πάνω όμως σε ένα ιεραρχικό δίκτυο σημείο προς σημείο. Για να μειωθούν δραματικά τα μηνύματα που στέλνονται με ευρεία εκπομπή, προτείνουμε τα Χρονολογικά Φίλτρα, μια λύση βασισμένη στα φίλτρα Bloom. Σε αντίθεση με προηγούμενες προσεγγίσεις, τα Χρονολογικά Φίλτρα (Temporal Filters - TF) είναι εφοδιασμένα με ένα μοναδικό χαρακτηριστικό: την ικανότητα να σβήνουν τα περιεχόμενά τους σε συγχρονισμό - αλλά χωρίς να επικοινωνούν - με τις κρυφές μνήμες. Τα Χρονολογικά Φίλτρα και οι κρυφές μνήμες σβήνουν τα περιεχόμενά τους βασισμένα στις ενέργειες που γίνονται για τη διατήρηση της συνάφειας, παρέχοντας ασφαλές φιλτράρισμα ορισμένων μηνυμάτων του πρωτοκόλλου συνάφειας. Με τον τρόπο αυτό, ξεπερνάμε το πρόβλημα της αφαίρεσης στοιχείων των φίλτρων Bloom, χωρίς τη χρήση επιπλέον μετρητών, μηνυμάτων ή σημάτων, όπως έχουν προταθεί σε προηγούμενες εργασίες. Όλα τα παραπάνω γίνονται χωρίς καμία τροποποίηση των πρωτοκόλλων συνάφειας της κρυφής μνήμης. Ως αποτέλεσμα, η λύση που προτείνεται στην εργασία αυτή, χρησιμοποιεί μικρές δομές που μπορούν να ενσωματωθούν εύκολα στους μεταγωγείς του μέσου διασύνδεσης. Για την αποτίμηση των μηχανισμών που προτείνουμε, χρησιμοποιήθηκε το περιβάλλον προσομοίωσης GEMS - για να μοντελοποιηθούν πολυπύρηνοι επεξεργαστές εντός ολοκληρωμένου με 8 και 16 πυρήνες, με ιδιωτικές κρυφές μνήμες πρώτου και δευτέρου επιπέδου - και η σουίτα μετροπρογραμμάτων SPLASH-2. Τα Χρονολογικά Φίλτρα αποδείχτηκαν ικανά να μειώσουν έως και κατά 74.7\% (κατά μέσο όρο) τα μηνύματα στο μέσο διασύνδεσης. Επιπλέον, τα Χρονολογικά Φίλτρα προσφέρουν τη δυνατότητα μείωσης της στατικής κατανάλωσης, καθώς χρησιμοποιείται η τεχνική Decay στις κρυφές μνήμες. / Advances in CMOS technology are enabling the design of inexpensive, multicore, shared-memory, embedded processors. However, supporting cache coherence in a scalable fashion in these architectures requires considerable effort. Snoop protocols provide an easy-to-design solution but they are greedy bandwidth and power consumers. In addition, their scalability is limited over a broadcast bus. Scalable directory protocols, especially distributed ones, remedy the bandwidth overhead but require hard-to-design directory controllers that consume precious on-chip storage, area, and power, rendering the solution unattractive for embedded multicores. In this work we advocate a scalable coherence solution based on simple broadcast snooping protocols but over a scalable hierarchical point-to-point network. To dramatically cut down on broadcasts we propose Temporal Filtering, a solution based on Bloom filters - a storage-efficient memory structure. In contrast to previous approaches, Temporal Filters (TFs) are equipped with a unique characteristic: the ability to self-clean their contents in concert - but without communicating - with caches. Both TFs and caches decay their contents based on coherence activity, guaranteeing the correctness of coherence filtering. In this way, we overcome the problem of entry removal in the Bloom filters without the need of extra counters, messages, or even extra signals as in previous work and, more importantly, without requiring changes in the underlying cache snoop protocols. As a result, our solution utilizes frugal single-bit structures that can be easily integrated into network switches. For our evaluation we use GEMS to model a 8- and 16-core CMP with private L1/L2 caches of various sizes, and the SPLASH-2 suite. TFs are proven able to reduce the 74.7\% (arithmetic average) of the network messages. In addition, TFs offer also leakage saving opportunities since cache decay is also applied in private caches.

Les mémoires non-volatiles magnétiques à effet de couple de transfert de spin - STT-MRAM sont un nouveau type de mémoire pouvant remplacer les mémoires DRAM ou SRAM. Chaque point de mémoire STT-MRAM est une jonction tunnel magnétique sous forme d’un pilier de taille nanométrique, composée de deux couches magnétiques séparées par une barrière d'oxide. L'empilement multicouche doit être élaboré sous ultravide par épitaxie par faisceau moléculaire (M.B.E.) ou par pulvérisation cathodique (P.V.D.). Ces méthodes d’élaboration sont développées par la société Vinci Technologies (finançant ce travail de thèse par une bourse CIFRE). L’amplitude de la magnétorésistance tunnel, utilisée pour lire les informations stockées dans la mémoire, dépend de l'orientation relative des aimantations des deux couches magnétiques. Par ailleurs, l'écriture de l’information dans le dispositif est obtenue grâce à l'effet de couple de transfert de spin, qui permet la manipulation de l’aimantation en utilisant un courant polarisé. Enfin, la stabilité thermique du dispositif est donnée par la barrière en énergie séparant les deux orientations d'aimantation (vers le haut et vers le bas dans le cas d'un dispositif perpendiculaire). Pour que les STT-MRAM soient une technologie compétitive, la tension critique nécessaire au retournement de l’aimantation (tension d'écriture) ainsi que le temps de retournement doivent être réduits, tandis que la stabilité thermique doit rester suffisamment élevée pour assurer la conservation de l'information. Au cours de ma thèse, en collaboration avec Vinci Technologies, les équipements nécessaires à la croissance des couches minces composant les jonctions tunnels (M.B.E. et P.V.D.) ont été optimisées. Grâce à cela, nous avons pu obtenir des couches minces avec une anisotropie perpendiculaire (hors du plan) bien caractérisée. J'ai ensuite concentré mon étude sur les dispositifs STT-MRAM industriels (IBM et STT) présentant une aimantation perpendiculaire pour comprendre le mécanisme de retournement de l’aimantation induite par le courant. J'ai alors pu identifier les paramètres pertinents influençant la valeur de la tension de retournement et proposer des solutions pour l'abaisser tout en préservant la stabilité thermique. Grâce à une étude concernant la probabilité de retournement d'aimantation, comparée à une modélisation macrospin et micromagnétique, j'ai mis en évidence un mécanisme de retournement variable en fonction de la configuration magnétique initiale. En effet, le champ rayonné par une couche magnétique sur une autre et la forme de la jonction tunnel ont un impact important sur la manipulation de l'aimantation / Spin Transfer Torque - Magnetic Random Access Memories – STT-MRAM – are developed as a new type of memory which could replace DRAM or SRAM. In the case of STT- MRAM, each memory point is a nanopillar magnetic tunnel junction composed of two magnetic layers separated by an oxide barrier. The multilayer stack can be grown under ultra-high vacuum using Molecular Beam Epitaxy (MBE) or Physical Vapor Deposition (PVD). Those systems are developed by the company Vinci Technologies (sponsoring this PhD work). The tunnel magnetoresistance signal which depends on the relative orientation of the two magnetizations is used to read the information stored in the device. The writing of the information in the device is realized thanks to the spin transfer torque effect, which allows magnetization manipulation using a spin current. The thermal stability of the device is given by the energy barrier separating the two magnetization orientations (up and down in the case of a perpendicular device). For STT-MRAM to be a competitive technology, the critical voltage needed for magnetization switching (writing voltage) as well as the switching time have to be reduced while the thermal stability remains high enough to ensure the retention of information. During my thesis, in collaboration with Vinci-Technologies several tools to grow thin films have been optimized. With such equipment, we were able to grow thin films with well characterized perpendicular (out-of-plane) anisotropy. I have then focused my study on industrial STT-MRAM devices (from two companies: IBM and STT) with an out-of-plane magnetization direction so as to understand the mechanism of current induced magnetization switching. By doing so, I could identify the relevant parameters influencing the switching voltage value and propose solutions to lower it while preserving thermal stability. Through a probabilistic study of magnetization reversal, coupled with macrospin and micromagnetic modeling studies, I have evidenced different switching mechanisms depending on the initial magnetic configuration. Indeed both the stray field from one magnetic layer to the other and the shape of the nanopillar have a large impact on magnetization manipulation