Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica / Made available in DSpace on 2012-10-20T17:31:19Z (GMT). No. of bitstreams: 1 199272.pdf: 552182 bytes, checksum: a544d6cb611a37d14145c24b14fa691a (MD5) / Este trabalho apresenta análise dos efeitos da saturação da velocidade dos portadores e do campo elétrico transversal na corrente de dreno do transistor MOS, utilizando equacionamento e parâmetros físicos do modelo ACM (Advanced Compact MOSFET). É mostrada a influência da velocidade de saturação em parâmetros essenciais do transistor, como as transcondutâncias de porta e fonte, capacitâncias intrínsecas e freqüência de transição. São feitas comparações entre o modelo da saturação de velocidade utilizado em ACM e por outros autores. Diretrizes de projeto bem como a inclusão dos efeitos de saturação de velocidade numa ferramenta de projeto (MOSVIEW) desenvolvida recentemente para um caso específico de um amplificador de estágio simples são abordadas. Usando MOSVIEW é realizado um projeto de um amplificador para RF com ganho de 20dB, impedância de entrada de 50 W para operação em 2GHz utilizando tecnologia de integração de 100nm. Para comprovação do funcionamento do amplificador foram realizadas simulações computacionais utilizando o programa SMASH.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2004 / Made available in DSpace on 2012-10-22T03:03:57Z (GMT). No. of bitstreams: 1 272843.pdf: 1311139 bytes, checksum: 5279132701c08fd5e1326122e7b055ae (MD5) / Este trabalho tem por objetivo apresentar o estudo e o desenvolvimento de um amplificador de potência comutado classe D para alimentar um atuador piezoelétrico, com aplicação no controle de vibrações acústica em compressores de condicionadores de ar. Atualmente muitos esforços têm sido feitos na tentativa de cancelar vibrações, não só em compressores, assim como em muitos lugares que apresentam estruturas vibratórias, causando desconforto e problemas de saúde para as pessoas. Primeiramente, são apresentadas as principais características do piezoelétrico. Em seguida uma análise das estruturas de potência que podem ser utilizadas na implementação do amplificador. Posteriormente, são abordadas as estratégias de modulações que melhor se encaixem para realização do amplificador alimentando um atuador piezoelétrico. Finalmente, os resultados de simulações e experimentais são apresentados para comprovação do funcionamento do amplificador.

Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2012 / Made available in DSpace on 2013-06-26T01:02:33Z (GMT). No. of bitstreams: 1 313853.pdf: 2889695 bytes, checksum: 4516ef9d52189f2d5cc69766d6489b17 (MD5) / Um amplificador de ganho variável (VGA) ajustado digitalmente pela razão cíclica do sinal de controle é apresentado neste trabalho. O circuito baseia-se no principio superregenerativo criado por Armstrong na década de 1920. Através desta técnica, consegue-se obter um ajuste fino do ganho sem necessidade de utilizar um DAC como interface entre o controle digital e o amplificador, como visto nos VGAs convencionais. O projeto foi contextualizado dentro de um sistema de aquisição de sinais biopotenciais e foi realizado em um processo de fabricação de 0,18 µ m CMOS padrão. Os resultados, a partir de simulações, mostraram que o projeto cumpre com as especificações, atingindo, entre outras características, uma faixa de ganho de 45 dB com uma banda de 1,25 kHz, um consumo de 6,4 µ W e uma faixa linear de 900 mV para uma THD de 0,5 %. Algumas medições preliminares foram feitas as quais comprovaram o funcionamento do circuito. Em complemento ao VGA integrado, uma versão com componentes discretos foi implementada com o intuito de verificar a sua funcionalidade numa aplicação real. O circuito final precisou de um AFE completo, o qual foi voltado para a medição de sinais cardíacos utilizando apenas dois eletrodos. Os resultados do protótipo discreto validaram o principio de amplificação proposto no VGA para este tipo de aplicação.<br> / Abstract : In this work, a variable-gain amplifier (VGA) adjusted by the duty-cycle of a control signal is presented. This circuit is based on the superregenerative concept created by Armstrong back in the 1920's. The chosen technique allows to perform a fine control of the gain without any DAC at the interface between the digital control and the amplifier, as usually seen in other VGAs. A 0.18mm standard CMOS process was used for the design. Specifications were satisfied by simulation results, in which, among other results, it was obtained a gain range of 45dB within a 1.25kHz bandwidth, a power consumption of 6.4mW and 900mV of linear range for a 0.5% THD. Some preliminary measurements of the chip proved also the correct functioning of the circuit. As a complement of the integrated VGA, a discrete-component version was also implemented in order to verify its functionality in a real application. The final circuit included a complete analog front-end which was optimize for cardiac signals measurement using only two electrodes. The results of the discrete-component prototype validated the amplification principle proposed in the VGA for this type of aplication.

Tese (doutorado) - Universidade Federal de Santa Catarina, Centro Tecnológico. Programa de Pós-Graduação em Engenharia Elétrica / Made available in DSpace on 2013-07-16T00:35:49Z (GMT). No. of bitstreams: 0

Dissertação (Mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico. / Made available in DSpace on 2012-10-18T18:37:55Z (GMT). No. of bitstreams: 0Bitstream added on 2013-07-16T17:38:32Z : No. of bitstreams: 1 142673.pdf: 22438758 bytes, checksum: 1c5ac73a9d82af2e1c401367bc2f81c3 (MD5)

Orientador : Prof. Dr. Bernardo Rego Barros de Almeida Leite / Coorientador : Prof. Dr. André Augusto Mariano / Dissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa: Curitiba, 12/12/2016 / Inclui referências : f. 89-90 / Área de concentração / Resumo: A potência DC (PDC) em um sistema móvel sem fio é um critério deter-minante de projeto. O amplificador de potência (PA) é um dos subsistemas que mais consome PDC, uma vez que é responsável por amplificar sinais de baixa potência para sinais de alta potência de saída (POUT). Para que o uso da PDC seja eficiente, o sistema transmissor deve ser capaz de selecionar os níveis de POUT do PA conforme a necessidade da aplicação, relacionando de maneira ótima PDC e POUT. Em arquiteturas de PAs nas quais não é possível selecionar a POUT, o consumo da PDC é aproximadamente constante, independente da POUT utilizada. Dessa maneira, se a aplicação demanda uma POUT baixa, a PDC consumida será aproximadamente a mesma que aquela consumida por uma POUT alta. Ao contrário, em arquiteturas de PAs nas quais a POUT é selecioná-vel, o consumo da PDC é modulado conforme a demanda da POUT. Dessa ma-neira, se é necessária uma POUT alta, a PDC consumida será proporcionalmente maior. Se a POUT é baixa, a PDC consumida será proporcionalmente menor. O fato da PDC ser modulada em função da POUT caracteriza a utilização inteligente da energia disponível em um sistema móvel sem fio. Essa dissertação de mestrado apresenta o projeto, a implementação e a caracterização de um PA em tecnologia CMOS 130 nm em 2,4 GHz com POUT selecionável. O projeto do PA consiste em compreender o que é um PA, qual o seu papel e impacto em um sistema transmissor, onde ele se insere em um sistema transceptor de rádio frequências (RF) e em quais padrões de comunicação sem fio ele se enquadra. Também são demandas de projeto o estudo da tecnologia utilizada (características e ferramentas), CMOS RF8-DM, quais os benefícios e desafios encontrados na microeletrônica de potência em RF, quais arquiteturas atendem aos requisitos de projeto, acompanhar um tape-out, e determinar quais são as métricas utilizadas para a caracterização do circuito. A implementação, por sua vez, consiste em estudar a literatura referen-te às topologias de PAs com POUT selecionável, em compreender os blocos construtivos de um PA, em propor a captura de esquemático da solução defini-da, em realizar o leiaute e simulações do circuito. Por fim, a caracterização neste trabalho consiste em apresentar os re-sultados pós-leiaute e medições preliminares; em apresentar a comparação entre os resultados de pós-leiaute e o estado da arte; a comparação entre os resultados pós-layout e medições; a análise de variações de processo, tensão e temperatura (PVT) e Monte Carlo do circuito, e a apresentação dos resulta-dos do PA em alguns padrões de comunicação digital. Diferentemente da literatura estudada, o PA proposto utiliza um estágio de potência composto por três células de amplificação que são ativadas ou de-sativadas independentemente. Dependendo da combinação em que tais célu-las são ativadas ou desativadas, sete níveis diferentes de POUT e de PDC são obtidos. Por exemplo: quando todas as células são ativadas, o PA é capaz de entregar a maior faixa de POUT possível, entretanto, o consumo de PDC é tam-bém o maior. De forma contrária, se apenas uma célula for ativada e as demais desativadas, a faixa de POUT e o consumo de PDC são reduzidos. Dessa manei-ra, é possível adequar o PA para uma operação com consumo de PDC mínima dependente da POUT desejada. O circuito proposto possui sete modos de ope-ração unívocos em termos de ganho de pequeno sinal, ponto de compressão de 1 dB referenciado à potência de saída (OCP1dB) e potência saturada (PSAT). O PA é incondicionalmente estável em todos os modos de operação. O PA proposto é totalmente integrado, significando que componente externo algum é necessário para o seu funcionamento. Os blocos-núcleo do circuito são: rede de adaptação de impedância de entrada, estágio de ganho, componente de acoplamento interestágios, estágio de potência reconfigurável e rede de adaptação de impedância de saída. Os blocos periféricos do projeto são um buffer e um circuito gerador de polarização. O circuito é composto por pads para que seja possível aplicar e ler as tensões e sinais de RF. As redes de adaptação de impedância de entrada e de saída são responsáveis por adaptar a impedância de 50 ? à impedância de entrada do estágio de ganho e a impedância de saída do estágio de potência a 50 ?, respectivamente. Os estágios de ganho e de potência são responsáveis respectivamente por dar ganho de potência ao sinal RF de entrada e fornecer um sinal de saída com alta potência e baixas distorções. Ambos estágios são baseados em transisto-res em topologia cascode: a fonte de um transistor em configuração fonte co-mum (CS) conectada ao dreno de um transistor em configuração porta comum (CG). Em especial no estágio de potência, para se selecionar os diferentes modos de operação, as células cascode de potência devem ser ligadas ou des-ligadas. Para que as células sejam ligadas, deve-se aplicar a tensão VDD nas portas dos CGs. De forma contrária, para que as células cascode de potência sejam desligadas, deve-se aplicar a tensão gnd nas portas dos CGs. O leiaute do circuito foi realizado considerando a presença de parasitas dos metais, o fluxo e intensidade da corrente RF, o desacoplamento da interfe-rência RF na alimentação e a dispersão de potenciais de terra e de alimenta-ção por todo o circuito. Nenhum erro impactante de fabricação foi encontrado durante o design rule check e o layout Vs. schematic e a verificação de modo ortogonal não apresentaram erros. Após o leiaute, as componentes parasitas R e C foram extraídas, o arquivo de fabricação encaminhado para a MOSIS e simulações pós-leiaute foram conduzidas. A simulação pós-leiaute apresentou os seguintes resultados para o modo de menor potência: PSAT de 8,1 dBm, ganho de 13,5 dB e consumo de PDC de 171 mW para entregar 6 dBm de OCP1dB. O modo de maior potência, por sua vez, apresentou PSAT de 18,9 dBm, ganho de 21,1 dB e PDC de 415 mW para OCP1dB de 18,2 dBm. Em relação à literatura estudada, este trabalho pos-sui a maior faixa de OCP1dB e de PSAT. Em termos de medição, apenas o modo de operação de maior potência foi medido. Ele apresenta um PSAT de 12,6 dBm, OCP1dB de 9,4 dBm, ganho de 12,8 dB e PDC de 252 mW para o OCP1dB. Em termos comparativos, o modo de maior potência medido situou-se entre os modos de menor potência de simulação pós-leiaute. Na tentativa de determinar a fonte da diferença entre o circuito medido e simulado, algumas hipóteses foram testadas, tais como alteração da tensão de polarização do cir-cuito, métodos alternativos para extração de parasitas e influência dos pads no descasamento de impedâncias. Os resultados obtidos não foram suficientes para explicar a discrepância encontrada e espera-se que com as medições fal-tantes seja possível determinar a fonte de diferenças. Palavras-chave: Amplificador de potências. PA CMOS em 2,4 GHz. Po-tência de saída selecionável. / Abstract: The DC power consumption (PDC) of a mobile wireless system is a de-terminant project criterion. The power amplifier (PA) is one of the most PDC con-suming subsystem, as it is responsible for amplifying low power signals into high output power (POUT) signals. In order to use PDC efficiently, the transmitter system must be capable of selecting levels of POUT according to the amplifica-tion demand, optimizing the PDC and POUT relation. This masters dissertation presents the design, implementation and characterization of a selectable POUT 2.4 GHz 130 nm CMOS PA. Employing a power stage composed of amplifica-tion cells that are independently enabled or disabled, different levels of POUT and PDC are achieved. The designed amplifier is composed of seven univocal power modes and is fully integrated, meaning that no external components are needed for operation. The characterization of the circuit is composed of small and large-signal continuous-wave metrics, as well as digital channel metrics. The post-layout simulations showed a lowest power mode with a PSAT of 8.1 dBm, gain of 13.5 dB and PDC consumption of 171 mW to deliver an OCP1dB of 6 dBm. The highest power mode performs a PSAT of 18.9 dBm, gain of 21.1 dB and PDC of 415 mW for an 18.2 dBm OCP1dB. The circuit was fabricated and preliminary measurements were conducted. The comparison between measurement and simulation results showed that the fabricated circuit performs bellow expected. Some hypotheses and tests were conducted to determine the difference, but no conclusive results were obtained as further measurements are necessary. Key-words: Power amplifier. 2.4 GHz CMOS PA. Selectable output power.

Orientador : Prof. Dr. Eduardo Gonçalves de Lima / Dissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa: Curitiba, 20/09/2016 / Inclui referências : f. 57-58 / Área de concentração: Telecomunicações / Resumo: A modelagem comportamental de amplificadores de potência (PAs) de rádio frequência (RF), utilizados em transmissores de sinais sem fio, é uma técnica necessária para manter o alto desempenho do sistema de transmissão sem distorcer o sinal que está sendo transmitido. Os modelos comportamentais polinomiais conhecidos como Memory Polynomial (MP) e Envelope Memory Polynomial (EMP), que são capazes de modelar tanto os efeitos de memória do PA quando as não linearidades do circuito, foram apresentados e discutidos. Com o intuito de gerar melhores resultados que estes dois modelos, outras duas propostas, baseadas em soma de produtos entre filtros digitais de resposta ao impulso finita e tabelas de buscas unidimensionais (LUTs), foram propostas por este trabalho. Além disso, uma proposta de método para identificação de valores a serem inseridos nas LUTs foi apresentada. Três estudos de caso foram realizados para a validação tanto das estruturas propostas quanto da abordagem de identificação proposta. Para os três PAs sob análise, ambas estruturas propostas apresentaram resultados melhores de modelagem. A abordagem de identificação proposta por este trabalho também resultou em ajustes de modelagem muito mais precisos do que a abordagem tradicional. Assim sendo, apesar de o desempenho das estruturas de modelagem estar relacionado com o circuito do PA que será analisado, os modelos propostos resultaram em melhores ajustes para todos os casos. Palavras Chave: PA RF, modelagem comportamental, funções polinomiais, LUTs / Abstract: Radio frequency power amplifiers (RF PAs) are one of the components in modern telecommunications transmission systems that have the largest impact on device performance in terms of power consumption, as well as output signal distortion. One of the main concerns when minimizing power consumption and producing high-fidelity output is limiting non-linearities and memory effects that develop in the PA circuit, due mainly to the saturation point of the constituent transistors, in addition to passive components. One of the most common techniques for removing non-linearities and memory effects is the use of a Digital Pre-distortion (DPD) circuit. Use of such a technique, however, relies on accurate models for the non-linear behaviour of the PA. Here, we investigate two existing models for PA behaviour, Memory Polynomial (MP) and Envelope Memory Polynomial (EMP), in addition to proposing two new models based on these, as well as a method based on a lookup table (LUT) approach for implementing behaviour models. The models were evaluated using three different real RF PA circuits: a one-carrier GaN amplifier, a two-carrier GaN amplifier, and a LDMOS amplifier. We see that the model performance is highly dependent on the specifics of the RF PA circuit, and that there is not one model that universally outperforms the others. Despite this, the new polynomial-based methods out-perform both the MP and EMP methods for all of the studied PA circuits. Key Words: Telecommunication systems, RF PA, behaviour modelling, polynomial filters, LUTs

Orientador : Prof. Dr. Eduardo Gonçalves de Lima / Coorientador : Prof. Dr. Bernardo R. B. de Almeida Leite / Dissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa: Curitiba, 12/12/2016 / Inclui referências : f. 82-83 / Área de concentração / Resumo: Nos sistemas modernos de telecomunicações sem fio, necessita-se de uma elevada eficiência espectral que é a razão entre a largura de banda ocupada e a taxa de transferência de dados. Isso se deve às altas taxas de transmissão de dados e tem como consequência a utilização da modulação da amplitude (AM) e fase (PM) de uma portadora de rádio frequência (RF). A modulação AM exige linearidade no sistema de transmissão, sobretudo dos amplificadores de potência (PAs). Porém, para se obter alta eficiência energética, o PA necessita operar próximo à saturação, aumentando a sua não linearidade. Com a finalidade de melhorar a eficiência energética dos PAs, porém mantendo o compromisso com a linearidade que as agências reguladoras exigem, existem algumas alternativas, como a de utilizar um linearizador em cascata com um PA de topologia mais eficiente. Portanto, neste trabalho é proposto o projeto de um RFPA em topologia Doherty adequado para fabricação com processo CMOS (complementary metal-oxide-semiconductor) de 180 nm. O amplificador principal é polarizado em classe AB e o efeito de modulação é proporcionado por um amplificador auxiliar em classe C com uma rede inversora de impedância. Em seguida é realizada a linearização do RFPA com o uso da técnica da pré-distorção digital em banda base (DPD). Esta técnica necessita de um modelo comportamental para o amplificador o qual é realizado através do uso de redes neurais artificiais (ANNs). Em específico neste trabalho foram propostas modificações para modelos comportamentais já utilizados com o objetivo de melhorar o compromisso entre a complexidade computacional e a precisão na execução de linearização de amplificadores. Resultados importantes foram encontrados na modelagem comportamental. Em um cenário de mesma quantidade de parâmetros, foram obtidas reduções entre 2,5 dB e 5 dB no erro quadrático médio normalizado (NMSE) usando o modelo comportamental proposto. Em um segundo cenário, em uma situação de precisão comparável (NMSE=-50 dB), foi observado que o modelo proposto pode reduzir o número de parâmetros na rede de 146 para 106. Utilizando sinal OFDMA com PAPR de 9,7 dB, ocorreu melhora de 8,64 dB no ACLR upper e 9,95 dB no ACLR lower do amplificador com uma rodada de linearização utilizando a DPD. Nesta etapa, o EVM diminui de 11,34% para 2,54%, utilizando o linearizador. Realizando novamente a DPD do resultado anterior, a melhoria do ACLR foi de 32,09 dB no ACLR upper e 29,89 dB no ACLR lower. Os parâmetros de EVM também diminuíram substancialmente com a linearização, sendo de 11,49% para 0,38% para segunda rodada de linearização. Verificando outros parâmetros do PA, foi notado aumento de até 1,94 dBm da potência máxima de saída, já a PAE máxima aumentou em até 2,97% utilizando a DPD. Somente para o caso com duas rodadas de linearização o amplificador atinge completamente as especificações da norma IEEE 802.11n. Palavras chave: CMOS 180 nm, Doherty, modelagem comportamental, pré-distorção digital em banda base, redes neurais artificiais. / Abstract: In modern wireless systems, high spectral efficiency which is the ratio between occupied bandwidth and data transfer rate is necessary. This is due high data transfer rates and causes the use of amplitude (AM) and phase (PA) modulation of the carrier. The AM modulation requires linearity in the transmitter chain, especially of power amplifiers (PAs). However, with the objective to obtain high power efficiency, the PA must be driven until saturation, what increases its non-linearity. In order to improve the power efficiency of PAs, but, keeping the commitment of linearity with the standards of regulatory agencies, there are some alternatives, as to use a linearizer cascaded with an amplifier whose topology allows high efficiency. Therefore, in this work a RFPA design in Doherty topology suitable to 180 nm CMOS (complementary metal-oxidesemiconductor) process is proposed. In this topology, the main amplifier is biased in class AB. The load modulation effect is achieved by an auxiliary amplifier biased in class C followed by a dephasing network. Digital baseband predistortion (DPD) is applied to linearize the designed PA. However, in this technique a behavioral model for the amplifier is necessary. Such model is based on a multi-layer perceptron artificial neural network model. Particularly, in this work modifications into a previous behavioral model are proposed with the purpose of decreasing the number of parameters of the network in order to have low computational cost to implement the linearization. Important results were found in the Behavioral Modeling. In a scenario of the same number of parameters, reductions between 2.5 dB and 5 dB in the normalized mean square error (NMSE) were found using the proposed behavioral model. In a second scenario, in a situation of comparable modeling accuracy (NMSE=-50 dB) it was observed that the proposed model can reduce the number of parameters from 146 to 106. Applying in the input an OFDMA signal with PAPR of 9.7 dB, the ACLR was improved in 8.64 dB in the ACLR upper and in 9.95 dB in the ACLR lower in the first sequence of linearization. In this stage, the EVM decreased from 11.34% to 2.54%. For the second sequence of linearization, in the output the ACLR was improved in 32.09 dB in the ACLR upper and in 29.89 dB in the ACLR lower. The EVM was decreased from 11.49% to 0.38%. The saturated power was increased in 1.94 dBm. The use of DPD provided an improvement of 2.97% in the peak PAE. Only for the case with two linearization sequences the PA fulfills completely the IEEE 802.11n. Key-words: CMOS 180 nm, Doherty, behavioral model, digital baseband predistortion, artificial neural network.

Resumo: O uso de aparelhos de comunicações móveis, como telefones celulares e smartphones, cresce em popularidade, fazendo parte da rotina das pessoas que os usam para trocar informações e dados através da conexão à internet 3G. Porém, a largura de banda reservada para esses sistemas é limitada. Para isso, se faz necessário uma modulação eficiente do sinal, tanto em amplitude quanto em fase e, em se tratando da tecnologia 3G, um dos esquemas mais usados de modulação é o WCDMA (Wideband Code Division Multiple Access). Este sinal apresenta um grande valor de PAPR (Peak-to-Average Power Ratio) o que é indesejado e, para reduzir o PAPR do sinal, há um interesse crescente da comunidade de pesquisadores de micro-ondas nas técnicas de CFR (Crest Factor Reduction). Embora o uso da pré-distorção digital (DPD) esteja consagrado na literatura, estão sendo elaborados muitos estudos em que é feito o uso combinado entre as técnicas de CFR e DPD para a linearização de amplificadores de potência (PAs). O desenvolvimento teórico apresentado nesse trabalho visa estudar benefícios da combinação entre os linearizadores DPD e CFR, bem como propor um esquema de linearização, combinando o uso de um CFR do tipo hard clipping com filtro e um DPD ideal para linearizar um PA modelado através de uma cascata Wiener. A elaboração deste desenvolvimento teórico é motivada pelo fato de que a maior parte dos pesquisadores desta área não tomam cuidados para respeitar ou recomendar critérios de projeto, ou realizam simulações sem uma previsão teórica a ser atingida. Limitações dessa pesquisa incluem o estudo de apenas este tipo de CFR (hard clipping com filtro) e a utilização de um PA em que se conheça a tensão de saturação e a inversa exata para assumir a existência do DPD ideal para esse PA. Por fim, foram realizadas simulações computacionais em ambiente MATLAB para demonstrar a metodologia estabelecida. Como resultado, observa-se a necessidade de alguns cuidados nos projetos que envolvem a combinação entre esses dois linearizadores, bem como a validação de um procedimento que sempre será vantajoso, para o caso específico estudado.

Orientador : Prof. Dr. Eduardo Gonçalves de Lima / Dissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa: Curitiba, 26/08/2016 / Inclui referências : f. 87-88 / Área de concentração: Telecomunicações / Resumo: Este trabalho aborda a modelagem comportamental de amplificadores de potência de radiofrequência (PARFs) utilizando as séries de Volterra, ou seja, modelos não lineares com memória. Neste trabalho, o modelo comportamental utilizado é o equivalente passa-baixas, para reduzir a complexidade computacional. Como contribuições principais, este trabalho apresenta duas novas abordagens para a modelagem comportamental de PARFs. Os modelos propostos são casos particulares das séries de Volterra. Um dos modelos propostos inclui todos os termos unidimensionais e bidimensionais da série de Volterra. No outro modelo proposto, é introduzido um fator de truncamento que permite uma redução adicional na quantidade de coeficientes. Para testar a precisão dos modelos, são usados dados medidos e simulados em PARFs. As precisões dos modelos propostos e de um modelo amplamente utilizado na literatura, o polinômio com memória generalizado (GMP), são comparadas. O GMP é um caso particular dos modelos propostos, uma vez que ele inclui apenas um subconjunto das contribuições presentes nos modelos propostos. Verifica-se que, em comparação com a abordagem anterior, em um cenário de número similar de parâmetros, os modelos propostos reduzem o erro quadrático médio normalizado (NMSE) em até 4,1 dB. Alternativamente, observa- se que, para obter um NMSE inferior a -46 dB, o modelo proposto utiliza 60% menos coeficientes que a abordagem anterior (243 parâmetros ao invés de 602 parâmetros para o GMP). Palavras-Chave: Amplificador de potência, Eficiência, Linearidade, Modelagem, Sistemas de comunicações sem fio. / Abstract: This work addresses the behavioral modeling of RF power amplifiers (PARFs) using the Volterra series, which are non-linear models with memory. In this work, the used behavioral model is the low-pass equivalent, to reduce the computational complexity. This work presents two new approaches for the PARFs behavioral modeling. The proposed models are particular cases of the Volterra series. One of the proposed models includes all one-dimensional and two-dimensional terms of the Volterra series. In another proposed model an additional truncation factor is introduced which allows a further reduction in the number of coefficients. Measured and simulated PARF data are used to test the accuracy of the models. The accuracies of the proposed models and a widely used method in the literature, the GMP (generalized memory polynomial), are compared. The GMP is a particular case of the proposed models, since it contains only a subset of the contributions included in the proposed models. It is found that, in comparison with the prior approach in a scenario of similar number of parameters, the proposed approaches reduce the normalized mean square error (NMSE) by up to 4.1 dB. Alternatively, it is observed that to obtain a NMSE lower than -46 dB, the proposed model uses 60% less coefficients than the previous approach (243 parameters instead of 602 parameters for GMP). Keywords: Efficiency, Linearity, Modeling, Power Amplifier, Wireless Communications System.