Made available in DSpace on 2014-06-12T15:59:55Z (GMT). No. of bitstreams: 2 arquivo5763_1.pdf: 5730689 bytes, checksum: cdf2df03b12295ce0ff187891b9fdc3a (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2007 / Conselho Nacional de Desenvolvimento Científico e Tecnológico / A demanda por novas aplicações e o desenvolvimento das tecnologias de integração de circuitos integrados deram origem aos Multi-Processors Systems-on-Chip (MPSoC). MPSoC é um circuito integrado complexo, composto de microprocessadores, barramentos, memórias, interfaces com periféricos, etc. Por sua variedade e quantidade de componentes, a estrutura de comunicação é um fator limitante no desempenho da aplicação e no consumo de energia de uma plataforma MPSoC. Assim, foram criadas técnicas para explorar o espaço de opções de projeto para tentar customizar a arquitetura de comunicação para uma aplicação. Porém, muitas destas técnicas ou são bastante imprecisas, pois fazem estimativas estáticas, descartando efeitos dinâmicos da arquitetura, como contenção de barramento, ou são bastante lentas, pois têm que simular cada configuração de arquitetura para uma dada aplicação O objetivo deste trabalho foi o desenvolvimento de mecanismo para modelagem e de captura do custo de comunicação em modelos de simulação de plataformas multiprocessadoras. Este mecanismo tem como objetivo disponibilizar ao projetista métricas para análise e comparação, visando reduzir o tempo na exploração do espaço de alternativas no projeto. Para tanto foi proposto um modelo de implementação de barramentos, em SystemC, que além de fornecer uma API que uniformiza e modulariza a estrutura dos barramentos, simplifica a integração dos módulos monitores. Tais módulos permitem a captura de informações detalhadas da comunicação durante a simulação de forma a orientar o projetista na escolha da melhor arquitetura de comunicação

Submitted by Pedro Henrique Rodrigues (pedro.henriquer@ufpe.br) on 2015-03-05T17:24:50Z No. of bitstreams: 2 thesis-garme.pdf: 4355850 bytes, checksum: 99bfb83bbe20bef9c48abe89d91706a0 (MD5) license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) / Made available in DSpace on 2015-03-05T17:24:51Z (GMT). No. of bitstreams: 2 thesis-garme.pdf: 4355850 bytes, checksum: 99bfb83bbe20bef9c48abe89d91706a0 (MD5) license_rdf: 1232 bytes, checksum: 66e71c371cc565284e70f40736c94386 (MD5) Previous issue date: 2012-03-09 / Com o aumento da complexidade e demanda por desempenho dos sistemas embarcados e redução do custo dos microprocessadores, projetistas de sistemas embarcados têm considerado sistemas multiprocessadores como as soluções para suas aplicações. Com o avanço nas tecnologias de integração tornou-se possível integrar em um chip bilhões de transistores. Desde que um microprocessador embarcado utiliza somente alguns poucos milhões de transistores, dez ou mais microprocessadores podem ser integrados em um único chip para formar um Multi- Processor System-on-Chip (MPSoC). No projeto desses sistemas, são necessárias a especificação e validação do comportamento funcional da aplicação do sistema antes da implementação final, através de modelos funcionais executáveis e estruturas de testbenches. Técnicas, como Projeto Baseado em Plataforma (PBP), procuram, através de reuso de componentes, bem como de modelos abstratos em nível de sistema, fornecer mecanismos para simplificar e tornar mais dinâmico o processo de desenvolvimento de MPSoCs, aumentando assim a produtividade dos projetistas. Nesta abordagem, o sistema a ser desenvolvido é, inicialmente, especificado através de uma descrição em alto nível, que sofrerá refinamentos até atingir a implementação final em hardware. As funções do sistema, contidas nessa especificação, são selecionadas para serem implementadas em software ou em hardware. Estes componentes fazem parte de uma arquitetura predefinida, conhecida como plataforma, que pode ser modificada para ser adaptada às restrições de projeto. MPSoCs são compostos por muitos componentes de processamento que executam processo concorrentes que se comunicam, portanto suas arquiteturas de comunicação on-chip devem atender às necessidades de comunicação das aplicações. Assim, enquanto existe uma grande quantidade de trabalhos que suportam as fases de particionamento/mapeamento, comparativamente, pouca pesquisa tem endereçado o problema de análise de comunicação para auxiliar o projeto de arquiteturas de comunicação dessas sistemas. As técnicas existentes para explorar as opções de configuração da estrutura de comunicação são imprecisas, pois fazem estimativas estáticas, descartando efeitos dinâmicos da arquitetura, como contenção de barramento, ou possuem baixa eficiência, pois têm que simular cada configuração do espaço de projeto. O objetivo deste trabalho é oferecer suporte de análise de comunicação nos processos de vi seleção e refinamento das arquiteturas de comunicação, após a aplicação ter sido particionada e mapeada para uma plataforma, de acordo com o PBP. O uso da abordagem proposta permite que o projetista obtenha estimativas precisas de desempenho de comunicação para as configurações de barramento de todo o espaço de projeto, e, consequentemente, possa selecionar uma configuração que melhor atenda às restrições de comunicação do projeto.