No autorizada por el autor para ser publicada a texto completo / Este proyecto consiste en la modelación e implementación de un simulador de conjunto de instrucciones, funcional atemporal, de la unidad de procesamiento de un DSP Texas Instruments TMS320C55. Este simulador tiene por objetivo proveer de una herramienta de desarrollo de software independiente del diseño y elaboración del hardware, para no retrasar la primera por la indisponibilidad del último. Importante es que el usuario tenga una experiencia, en cuanto a capacidades y tiempos de respuesta, lo más cercana al producto final. Esto se logra mediante la abstracción de las características irrelevantes del hardware y emulación de lo mínimo necesario para la correcta operación del software. Para desarrollar este simulador se utiliza la herramienta ArchC en conjunto con la documentación técnica del DSP. Considerando las características de estos, se realiza una evaluación sobre que elementos del DSP es necesario, factible y prioritario implementar en el marco de tiempo. Durante el trascurso del proyecto, para verificar que cada instrucción opere acorde a lo especificado por la documentación oficial, se somete cada una de estas a pequeñas pruebas, cuyos resultados son contrastados con los ejemplos encontrados en la especificación de cada instrucción. Así, en este caso particular se obtuvo como resultado un simulador con un soporte parcial del total del ISA pero que abarca un gran número de funcionalidades. Este ha sido evaluado mediante la verificación de sus operaciones en valor y modificación del estado. En términos concretos esto se traduce en 115 instrucciones implementadas, de las cuales 78 pasan exitosamente todas las pruebas. Adicionalmente, el código y sus métodos se han estructurado de tal forma que la definición de nuevas instrucciones se pueda realizar mediante la concatenación simple de métodos y se han dejado programadas una serie de funciones que abarcan la gran mayoría de operaciones definidas en el hardware, dejando una base solida para trabajos futuros. En conclusión, se tienen dos aportes en este trabajo: una metodología para la abstracción de hardware y un simulador de conjunto de instrucciones, funcional atemporal, operativo. Estos dan pie para futuros trabajos en el perfeccionamiento del propio proyecto o en trabajos análogos en las áreas de electrónica digital y desarrollo de software.

Une simple puce ou un système peut contenir plus d'un milliard de transistors, et des milliards de vias connectés au travers de kilomètres d'interconnexions. Cette thèse vise à analyser les erreurs permanentes, tels que, les phénomènes ‘Electromigration’ et ‘Hot Carrier Injection,’ au niveau fonctionnel et d'estimer la précision du simulateur de la fiabilité du processeur. Ce simulateur est utilisé pour fournir le taux cumulé de défaillance pour un processeur simulé au niveau fonctionnel, sous divers ensembles de tension et de fréquence. Les simulations sont supposés représenter des conditions idéales, sans aucune humidité ni variabilité. / A single chip or a system can have more than billion transistors, and billions of vias connected through miles of interconnections. This thesis aims at analyzing hard errors, such as, electromigration, hot carrier injection at functional level and to estimate the accuracy of the reliability aware processor simulator. We use this simulator to provide the cumulative failure rate for a processor simulated at functional level, at various voltage and frequency sets. The simulations are assumed to be under consideration of ideal environment, with no humidity and no variability.