Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2010. / Submitted by Albânia Cézar de Melo (albania@bce.unb.br) on 2011-05-02T14:18:25Z No. of bitstreams: 1 2010_AdrianaSilvaNeiva.pdf: 1474012 bytes, checksum: f28791658ed66c4220f7be93f32ae233 (MD5) / Approved for entry into archive by Daniel Ribeiro(daniel@bce.unb.br) on 2011-05-25T02:10:00Z (GMT) No. of bitstreams: 1 2010_AdrianaSilvaNeiva.pdf: 1474012 bytes, checksum: f28791658ed66c4220f7be93f32ae233 (MD5) / Made available in DSpace on 2011-05-25T02:10:00Z (GMT). No. of bitstreams: 1 2010_AdrianaSilvaNeiva.pdf: 1474012 bytes, checksum: f28791658ed66c4220f7be93f32ae233 (MD5) / Esta dissertação de mestrado apresenta um estudo comparativo de desempenho em ambiente tradicional e virtualizado aplicado a banco de dados em plataforma x86. O objetivo deste trabalho é identificar a sobrecarga de uso de recursos computacionais em banco de dados decorrente da virtualização. Por meio de estudo comparativo foram realizados testes e análises para identificar o real impacto da camada de virtualização em relação à capacidade de tratar transações em banco de dados. _________________________________________________________________________________ ABSTRACT / This dissertation presents a comparative study of performance in traditional and virtualized servers applied to the database on x86 platform. The objective is to identify the overhead of using computing resources in the database due to virtualization. Through comparative study tests and analysis were conducted to identify the real impact of virtualization layer over the ability to handle transactions in the database.

Orientador : Guido Costa Souza de Araujo, Paulo Cesar Centoducatte / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Computação / Made available in DSpace on 2018-07-31T15:05:26Z (GMT). No. of bitstreams: 1 Buss_MarciodeOliveira_M.pdf: 6143829 bytes, checksum: 232f545e77eff7126860d60f0be8372a (MD5) Previous issue date: 2001 / Resumo: A incansável busca por máquinas mais velozes, aliada aos enormes avanços tecnológicos na concepção de circuitos integrados, retiraram as arquiteturas Very Long Instruction W ord (VLIW) de um estado amórfico para a realidade. Embora tenham surgido como CIs recentemente [1], as máquinas VLIW foram idealizadas há algumas décadas atrás [13, 16, 22, 23]. Os processadores que definem este modelo de processamento não mais obedecem regras clássicas de execução: instruções de um dos possíveis fluxos de controle de um comando de desvio condicional são executadas mesmo antes do término da avaliação da condição, a qual determinará se a transferência de controle deverá ocorrer ou não; executam simultaneamente inúmeras instruções, de diferentes tipos, oriundas do mesmo programa; computam programas que foram compilados de uma forma revolucionária: todo o programa é analisado em busca de operações paralelizáveis, como se fosse um único (macro) bloco. Numa tentativa de contribuição a esta linha de pesquisa, este trabalho visa a detecção e exploração do paralelismo 'escondido' em programas originalmente sequenciais. Esta busca gera resultados que são analisados e quantificados com o intuito de se encontrar uma arquitetura-alvo adequada para uma aplicação específica. Esta metodologia encontra-se inserida no contexto de uma área denominada Embedded Systems, a qual se preocupa em otimizar ao máximo a execução de uma classe restrita de aplicações ou até mesmo uma única aplicação-chave de um sistema dedicado. O modelo de arquitetura considerado neste trabalho é denominado VLIW particionado (do inglês partitioned VLIW). Este modelo difere da máquina VLIW ideal pelo fato de não possuir um único banco de registradores centralizado, mas sim vários bancos de registradores que se comunicam através de barramentos especiais. Com este modelo de arquitetura em mãos, o trabalho desenvolvido nesta dissertação trata da investigação de problemas relacionados com o mapeamento de uma aplicação específica a uma máquina VLIW dedicada. Em um macro-cenário, este trabalho tenta responder a seguinte questão: "Qual é a máquina VLIW adequada para uma dada aplicação ?,'. Ou ainda, "Quantos bancos de registradores e quantas unidades funcionais o processador para esta aplicação deveria ter?" / Abstract: The untiring search for faster machines, alIied to the great technological advances in the field of integrated circuits conception, brought out the Very Long Instruction Word architectures from an amorphous status to reality. Although they have appeared recently as real chips [1], the VLIW machines were idealized some decades ago [13, 16, 22, 23]. The microprocessors that define this processing model no longer obey classical rules of execution: instructions coming from one of the possible control flows resulted of a branch instruction are executed even before the finish of the evaluation condition. This evaluation condition will determine if the control transfer should occur or noto Also, these architectures execute simultaneously many instructions, of different kinds, issued from the same programo Moreover, these processors compute programs that were compiled through a revolutionary way: alI the program is analized to search for paralelizable operations. As an attempt to contribute to this research field, this work aim the development of a methodology to detect and exploit the paralelism "hided" in sequential-written programs. The results generated by this search are analized and quantified in order to find a targetarchitecture for a specific application. This work is inserted in the context of an area calIed Embedded Systems. This research field worry about the maximum optimization of an application class or even only one key-application of a embedded system. The architecture model considered in this work is denoted as "Partitioned VLIW Architecture". This model is slightly different of the ideal VLIW architecture model. In the ideal model, there must be only one centralized register file, in order to guarantee the maximum Instruction Levei ParalIelism (ILP). AlI the functional units share the same register file. On the other hand, the architecture model being considered here presents many distributed register files, which have an special bus to communicate data among them. With this architecture model in mind, the work developed in this thesis investigates some of the problems related to mapping one specific application to an embedded VLIW architecture. Roughly speaking, this work tries to answer the following question: "What is the ideal VLIW architecture for a given application'1" or "How many register files and how many functional units the processor for that application should have '1" / Mestrado / Mestre em Ciência da Computação

Orientador: Arthur João Catto / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Ciencia da Computação / Made available in DSpace on 2018-07-13T23:43:49Z (GMT). No. of bitstreams: 1 Silva_SergioRobertoPereirada_M.pdf: 3782784 bytes, checksum: 8771856aad12b2f4a67a5a5f06a2c221 (MD5) Previous issue date: 1991 / Resumo: Este trabalho apresenta o desenvolvimento e a análise de um modelo para a arquitetura de fluxo de dados de Manchester empregando a Teoria Geral de Redes. As fases de desenvolvimento do modelo encontram-se detalhadas demonstrando a aplicabilidade desta teoria à modelagem de sistemas com tarefas concorrentes. Na fase de validação do modelo foi utilizado para sua análise um método analítico determinístico baseado em redes de Petri, o modelo-Q. Este mesmo método foi empregado na fase de análise do modelo, visando a identificação de pontos de estrangulamento do desempenho da arquitetura, e na avaliação de algumas alternativas, visando a remoção destes pontos. O trabalho, além de desenvolver um modelo para a arquitetura de fluxo de dados de Manchester, demonstra a potencialidade deste tipo de ferramenta para identificação de problemas e avaliação de alternativas de projeto para esta classe de máquinas. / Abstract: This work presents the development and analysis of a model for the Manchester data flow architecture using the General Net Theory. The model's development phases are detailed, demonstrating the applicability of such theory to the modelling of systems with concurrent tasks. During the model's validation phase, an analytical deterministic method based on Petri nets, the Q-model, was used. The same method was used during the model's analysis phase, aiming at identifying performance bottlenecks in the architecture and at evaluating alternatives in order to correct such problems. The work, besides developing a model for the Manchester data flow architecture, demonstrates the potential of this kind of tool for identifying problems and evaluating design alternatives for this class of machines. / Mestrado / Mestre em Ciência da Computação

Orientador : Mauricio Prates de Campos Filho / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas / Made available in DSpace on 2018-07-14T03:11:00Z (GMT). No. of bitstreams: 1 Barczak_CzeslauLubomiro_D.pdf: 6088416 bytes, checksum: 88c7746f44719cebb2186511d730018a (MD5) Previous issue date: 1987 / Resumo: O problema considerado neste trabalho está relacionado com a implementação de computadores e controladores no controle de processos industriais, em cuja arquitetura prevê-se a inclusão de meios de diagnose e de tratamento de faltas que podem ocorrer durante a fabricação e durante a operação dos sistema, atribuindo-lhe características de tolerância a faltas.O objetivo é a utilização plena de recursos de projeto e de construção de computadores tolerantes a faltas para controle industrial, dentro de certos critérios de limitação desses recursos. No capítulo I, discute-se a obtenção de dados e critérios bem como o estabelecimento de modelos do problema. São estabelecidas definições claras dos diversos elementos necessários para decidir se, onde e como implementar a tolerância a faltas. Uma discussão sobre a terminologia e algumas sugestões são incluídas no capítulo II, para melhor definição de termos em português. Com certa ênfase são discutidos os conceitos de falta, falha e erro, seu diagnóstico e tratamento, bem como as formas de tolerá-los. Algumas soluções já adotadas em sistemas existentes são apresentadas e discutidas no capitulo III. Embora aplicadas, em geral, a situações muito criticas, foram estudada para se obter uma noção mais clara de suas limitações e, incorporar um certo "insight" do problema. No capítulo III, discute-se alguns aspectos de modelagem e do uso de redundâncias em um sistema. Modelos de Markov são explicados, modelos para sistemas tolerantes a faltas são introduzidos, a análise combinatória de sistemas com redundâncias e modelos de Markov para sistemas com reparo são discutidos. Para a análise do comportamento de um sistema com características de tolerância a faltas e no qual se considere as faltas que podem ocorrer durante a sua fabrição bem como durante sua operação, alguns modelos são desenvolvidos e investigados. No capítulo V, desenvolve-se modelos matemáticos para a análise do comportamento de sistemas como acima exposto, considerando que o processo a ser analisado é estocástico em sua natureza, e muito complexo. A escolha de modelos de Markov pôde ser considerada natural. Um grafo de Markov é utilizado e um modelo de equações diferenciais, é estabelecido. Com esses modelos pode-se avaliar o comportamento do sistema em termos de confiabilidade, disponibilidade, ou outros critérios similares. Um modelo geral de Markov é proposto. Na modelagem, considera-se que faltas de fabricação podem incluir falhas de componentes que ocorrem durante o processo de difusão ou outras falhas que ocorrem na fabricação de circuitos integrados. Faltas também podem ocorrer durante a montagem dos circuitos, durante a montagem de subsistemas, e podem incluir, ainda, falhas humanas e erros de projeto (de componentes, de circuitos, de subsistemas). Todas essas falhas são consideradas como faltas de fabricação. Por outro lado, faltas de operação podem incluir falhas de componentes ou subsistemas (faltas de hardware), erros de programação (faltas de software), erros de operação, erros de manutenção, erros de manuseio. Alguns exemplos de aplicação e estudos de casos são apresentados no capitulo VI, acompanhados de uma discussão dos resultados. Conclusões são apresentadas no capitulo VI. Diversas sugestões para futuros trabalhos são também apresentadas no Apêndice A / Abstract: The problem investigated in this work is related to the use of computers and controlers in industrial process controls considering that faults may occur in the system during the manufacture and during the operation on the system. The means used for diagnosis and processing of this kind of faults, and the characteristics of fault-tolerance of the system are also discussed. The target of the work is to enhance the perspectives for design and construction of such fault-tolerant machines for use as controllers in industrial processes, considering some criteria for the limited resources. In chapter I, data and criteria for the design of a fault tolerant computer are presented, and the possibilities of modeling the problem. A review of definitions and of the elements necessary for decisions like if, where and how to implement fault tolerance, is made. A short discussion about the terminology and some suggestions are included in chapter II for a better definition in portuguese. Some emphasis is made in relation to the definitions of the concepts: fault, failure and error, the diagnosis and the means to tolerate them. Some actual solutions are presented in chapter III. These cases are usually applied to very critical situations but, in order to clear the limitations of this solutions and to acquire some insight and skill for the proposition of new solutions of the problem, it was decided to include them. In chapter IV, some modeling aspects and the use of redundance in a system are presented. Markov models are explained, mathematical models for fault-tolerant systems are introduced and combinatorial analysis of redundant elements and Markov models for systems with repair are discussed. In order to analyse a fault-tolerant system, where faults may initiate during the manufacture of the system and during the operation of the system, some models are investigated. In chapter V, mathematical models are developed for the analysis of the behavior of a system like above explained, considering that the processes to be analysed are stochastic in its nature, and very complex. A Markov graph model and the corresponding diferential equations model are established. With this kind of models one can evaluate the system behavior in terms of reliability, availability, or other similar criteria. A general Markov model is proposed. In the modeling, is considered that manufacture faults may include component failure during the difusion process or other failures that occur in the integrated circuit manufacture. Failures may initiate during the circuit assembly, or subsystems assembly, and may includes human failures and design errors (of components, circuits, subsystems). All this failures are considered as manufactured failure. Operating faults on the other hand, can include components and subsystem failure (hardware failures), programming errors (software failures), operating errors, repairing errors, handling errors. Some applications and case studies are made in chapter VI, and the results are discussed. Conclusions are presented in chapter VII. Many future work suggestions are presented and discussed in Apendix A / Doutorado / Doutor em Engenharia Mecânica

Orientador: Claudia Maria Bauzer Medeiros / Dissertação (mestrado) - Universidade Estadual de Campinas, Instituto de Matematica, Estatistica e Ciencia da Computação / Made available in DSpace on 2018-07-17T02:02:11Z (GMT). No. of bitstreams: 1 Toledo_CarlosMiguelTobar_M.pdf: 7314679 bytes, checksum: 1ed586006c68948b58b190c92281d469 (MD5) Previous issue date: 1989 / Resumo: Esta dissertação introduz o ANA-RE. um novo método para elaboração de modelos analíticos de problemas, bem como apresenta as caracter1sticas de ambiente automatizado SAES (Sistema de Apoio à Especificação de sistemas) que o suporta. Para mostrar a viabilidade desta automação, a dissertação descreve e desenvolvimento de um protótipo de um sistema de banco de dados que suporta o ANA-R E implementado em SMALLTALK [*].O método ANA-RE é o resultado de estudos para a automação do SADT [+] e visa permitir o desenvolvimento de um ambiente automatizado que suporte e complemente a técnica e os instrumentos descritos na literatura sobre SADT. A motivação é oferecer um apoio para a elaboração de modelos que permitam a análise, definição e comunicação de requisitos de sistemas de software. ANA-RE, além de permitir a sua automação, aumenta o espectro de problemas passiveis de especificação formal comparativamente ao SADT. / Abstract: Not informed. / Mestrado / Mestre em Ciência da Computação

Orientador: Deisy Piedade Munhoz Lopes / Banca: Gerson Antonio Santarine / Banca: Ronaldo Guimaraes Correa / Resumo: Os microcontroladores são empregados com freqüência crescente na automação e controle de processos. É fato, que em certos processos, a falha no sistema de controle é inadmissível. Nestes casos, é necessário o emprego de técnicas de tolerância à falhas. Diante disso, duas arquiteturas com base em microcontroladores, foram projetadas, construídas e submetidas a testes. Tanto a Arquitetura em Anel como a Arquitetura TMR implementadas, podem suportar falhas tanto nos nodos da estrutura, como nos arcos, que representam as ligações entre microcontroladores. Os nodos são controlados por protocolos implementados por programação, sem a necessidade de um circuito votante comum, presente na arquitetura TMR clássica, ou de qualquer outro circuito especial, para o controle da redundância dos circuitos. Os sistemas são modulares e podem operar sem um dos módulos ativado. Isso permite que um determinado módulo seja retirado para manutenção e posteriormente reinstalado, de maneira transparente a aplicação. Foram realizados testes nas arquiteturas desenvolvidas, com injeção de falhas físicas e lógicas. Ambas as arquiteturas responderam conforme o desejado, ou seja, detectaram e toleraram as falhas. As duas arquiteturas agregam características de confiabilidade e disponibilidade a sistemas de controle e apresentam-se como opções promissoras para a gestão de processos em tempo real. / Abstract: The microcontrollers are frequently used in automation and process control. It's a fact that in certain processes the failure in the control system it is inadmissible. In these cases it is necessary to make use of the fault-tolerance techniques. Within this context two fault-tolerant architecture based in microcontrollers were project, built and submitted to extensive tests. The implemented Ring Architecture on the TMR Architecture can endure failure, either in the structure nodes (in the microcontrollers) or in the arches, which represent the connections between the microcontrollers. The nodes are controlled by protocols implemented by a program without the need of a common voting circuit, which is present in the classic TMR Architecture, on any other special circuit to control the redundancy of the circuits. Both system are modules and can operate without one been activated. These allow one module to be removed for maintenance and be reinstalled after words. In tests of physics fault and logic were made in the enveloped architecture and both reacted as expected such as detected and endure fault. Both architecture congregated characteristics of reliability and availability to the control systems. / Mestre

Made available in DSpace on 2013-08-07T18:42:18Z (GMT). No. of bitstreams: 1 000393611-Texto+Completo-0.pdf: 2106634 bytes, checksum: c212024678b9c2ccb2c4bd268899e053 (MD5) Previous issue date: 2007 / In recent years, research groups in both academia and industry have driven a new paradigm. Pervasive computing or ubiquitous computing allows smart application designs such as smart house, smart phones and wearable computing. The goal of pervasive computing is to provide computational access in invisible and ubiquitous way. However, architecture design for these applications considers a set of new requirements and challenges. One of these challenges is how to enable communication between various heterogeneous devices on a pervasive environment. Because of these devices, the pervasive network becomes more heterogeneous and with several communication protocols and subnets. This heterogeneity can generate quality and delay problems on the network. Therefore, it disables the invisibility principle of application. This work proposes a hardware and software platform for integrating devices into pervasive environments. This platform enable devices share services and resources and communicate with each other and with network. To evaluate this platform, the Pervasive Scheduler application is designed in order to show contributions of the proposed platform. / Atualmente, grupos de pesquisa da área acadêmica e da indústria tem se direcionado a um novo paradigma. Computação pervasiva ou computação ubíqua permite o desenvolvimento de aplicações inteligentes tais como casas inteligentes, celulares inteligentes e computadores embutidos em trajes. O objetivo da computação pervasiva é fornecer acesso computacional de maneira invisível e onipresente. No entanto, a implementação de uma arquitetura para essas aplicações implica em muitos requisitos e desafios. Um desses desafios é como permitir comunicação entre diversos dispositivos heterogêneos em um ambiente pervasivo. Com esses dispositivos, a rede pervasiva torna-se mais heterogênea e com diferentes protocolos e sub-redes de comunicação. Essa heterogeneidade pode gerar problemas de qualidade e de atraso na rede. Com isso, a aplicação não fornece o princípio de invisibilidade. O objetivo desse trabalho é a proposição de uma plataforma hardware e software que seja capaz de integrar dispositivos em ambientes pervasivos. Essa plataforma permite os dispositivos compartilharem serviços e recursos e se comunicarem, entre si e com a rede. Para avaliar essa plataforma, uma aplicação chamada Agenda Pervasiva é desenvolvida a fim de mostrar a execução e as contribuições da plataforma proposta.

Made available in DSpace on 2013-08-07T18:42:57Z (GMT). No. of bitstreams: 1 000432344-Texto+Completo-0.pdf: 7745788 bytes, checksum: 549c47b2ba7b1705f384c25f11f7866d (MD5) Previous issue date: 2011 / Agent technology is increasingly seen as an attractive approach to develop applications for pervasive environments [Gun08b]. However, many existing agent platforms support only the development of agents able to deal with a limited set of situations (the agents need to be reprogrammed when faced with unexpected situations). Software development for complex environments such as pervasive environments is difficult since the developers cannot predict every possible execution context the application will have at design time. So, it is necessary to develop software agents capable of learning and adapting to meet the conditions of a new environment, or a new context. Considering this issue, this thesis proposes an architecture to create context adaptative agents – the K2 architecture. The idea is to provide an architecture that supports the modification of structural elements of a software agent, adapting its behavior and structure according to perceived changes in the context. One of the characteristics of the proposed architecture is the separation between adaptative and non-adaptative (default) agent behaviors, which will be accomplished by using elements named adaptors, whose deployment is supported by aspect-oriented programming. Three examples illustrate the architecture feasibility and applicability. / A tecnologia de agentes é cada vez mais citada como uma abordagem atrativa para o desenvolvimento de aplicações em ambientes pervasivos [Gun08b]. No entanto, a maioria das plataformas disponíveis apóia apenas a criação de agentes capazes de lidar com um conjunto limitado de situações (os agentes precisam ser reprogramados quando se deparam com situações não previstas). A dificuldade de produzir software para ambientes complexos como o pervasivo vem justamente do fato de o projetista não poder prever todas as circunstâncias em que a aplicação poderá ser usada, e tomar todas as decisões em tempo de projeto. Assim, é necessário desenvolver agentes que consigam aprender e se adaptar de forma a satisfazer as condições de um novo ambiente, ou de um novo contexto. Considerando essa necessidade, o objetivo desta pesquisa é propor uma arquitetura para a criação de agentes adaptativos ao contexto - a arquitetura K2. De fato, a idéia é disponibilizar uma arquitetura que permita a modificação de partes de elementos estruturais de um agente de software, adaptando o seu comportamento e estrutura de acordo com as mudanças percebidas no contexto em que o agente está inserido. Uma das características da arquitetura proposta é a separação do comportamento adaptativo do comportamento padrão do agente. Para tanto, são criados elementos chamados de adaptadores, cuja implantação é feita com programação orientada a aspectos. Para demonstrar a aplicabilidade da arquitetura desenvolvida, três exemplos de uso são apresentados.

Made available in DSpace on 2013-08-07T18:42:42Z (GMT). No. of bitstreams: 1 000388690-Texto+Completo-0.pdf: 2802536 bytes, checksum: beac88da72f762dd87b500ad3e316c7c (MD5) Previous issue date: 2006 / The model driven software development with MDA requires the transformation of system models, initially specified in high-level and platform independent, into platform dependent models. The Model Driven Architecture (MDA) presents an architectural guided modeling technique, using mappings and transformations that must be applied in the system models according system platforms. This work presents the FOMDA (Features-Oriented Model-Driven Architecture) approach, to help developers specifying models and managing transformations using the MDA technique. The FOMDA approach combines Features Model and MDA in an environment where developers can represent system characteristics with features and map them to transformation code that is responsible to generate the final application. This work also presents a case study using FOMDA to assist the development on an embedded real-time system. / O desenvolvimento de software dirigido por modelos, com a MDA, requer o refinamento de modelos de sistemas, inicialmente especificados em alto nível e sem características de plataformas, em modelos dependentes de plataformas. A Model Driven Architecture (MDA) apresenta uma técnica de modelagem voltada para arquiteturas, em que é necessário aplicar mapeamentos e transformações em modelos de sistemas para plataformas. Esse trabalho apresenta a abordagem FOMDA (Features-Oriented Model-Driven Architecture), que permite a desenvolvedores especificar modelos e gerenciar transformações adotando a técnica MDA. A abordagem FOMDA combina Modelos de Features e MDA em um ambiente onde desenvolvedores são habilitados para representar características através de features, mapeando-as para transformações que geram a aplicação final. Este trabalho também apresenta um estudo de caso, que utiliza a abordagem FOMDA para auxiliar no desenvolvimento de um sistema de tempo real embarcado.

Made available in DSpace on 2013-08-07T18:43:12Z (GMT). No. of bitstreams: 1 000440021-Texto+Completo-0.pdf: 859301 bytes, checksum: 74c835c02a03141cc25fe26c323fab1d (MD5) Previous issue date: 2012 / Transactional Memory is considered by many researchers to be one of the most promising solutions to address the problem of programming multicore processors. This model provides the scalability of fine-grained locking while avoiding common issues of tradicional mechanisms, such as deadlocks. During these almost twenty years of research, several studies were carried out to identify approaches in order to maximize the use of Transactional Memories in the Parallel Programming scenario. Furthermore, several TM systems have been developed in different types of implementations as well as new Benchmarks were proposed for evaluation and testing of TM systems. However, despite advances in the area, Transactional Memory is not considered yet a ready solution by the scientific community, due to unanswered questions in the literature, such as: “How to identify if an application has an advantage using Transactional Memory?” and “Why some applications do not benefit from the use of Transactional Memories?”, This work presents a comparative evaluation of a set of transactional applications and systems, introducing the field current state-of-the-art, understanding the existing problems and identifying growth opportunities in the STM systems in order to contribute to answer the questions that remain open in the scientific community. / Memórias Transacionais são consideradas por muitos pesquisadores como a mais promissora solução para resolver problemas de programação multicore. Esse modelo promete escalabilidade com pequena granularidade, enquanto elimina os problemas comuns nos mecanismos convencionais de locks, como deadlocks por exemplo. Durante esses quase vinte anos de pesquisas, diversos estudos foram realizados visando identificar abordagens para maximizar o uso de Memórias Transacionais no cenário de Programação Paralela. Além disso, diversos sistemas TM foram desenvolvidos em diferentes tipos de implementações, bem como novos Benchmarks foram propostos para avaliação e testes de sistemas TM. Entretanto, apesar do avanço da área, Memória Transacional não é considerada uma solução pronta para comunidade científica devido às perguntas ainda não respondidas na literatura, tais como: “Como identificar se uma aplicação terá vantagem na utilização de memórias transacionais?” e “Porque algumas aplicações não se beneficiam com o uso de Memórias Transacionais?”. Esse trabalho realiza uma avaliação comparativa de um conjunto de sistemas e aplicações transacionais, apresentando o estado da arte atual, compreendendo os problemas existentes e identificando oportunidades de crescimento nos sistemas STM de maneira a contribuir para responder as perguntas ainda em aberto na comunidade científica.