Ces travaux portent sur l'étude et la réalisation d'un synthétiseur de fréquence pour objets communicants multistandards. A partir d'une horloge de référence de 50 MHz, le circuit fournit deux signaux de sortie en quadrature de phase dont la plage de fréquences de travail varie de manière continue entre 900 MHz et 5,8 GHz. Il est construit à partir d'une architecture originale de boucle à verrouillage de délai reprogrammable dite factorisée. Le flot de conception adopté suit une méthodologie de type descendante. Aussi la première étape est-elle la détermination de l'architecture en ayant recours à une étude comportementale. Cette dernière se réalise au moyen du langage VHDL-AMS et du logiciel ADVanceMS de Mentor Graphics. Puis, vient alors la phase de conception qui s'effectue à partir du logiciel Cadence et du simulateur SpectreRF. Celle-ci conduit à la réalisation de deux versions du système qui diffèrent dans la technique utilisée pour générer la quadrature de phase. L'une génère celle-ci de manière indirecte en divisant par deux la fréquence du signal synthétisé, l'autre crée le déphasage directement au niveau de sa ligne de retard. Ces circuits sont réalisés à l'aide des technologies 130nm CMOS SOI et BULK de STMicroelectronics. La dernière étape consiste donc en la caractérisation de ces circuits par des mesures temporelles et fréquentielles. Celles-ci permettent, d'une part de valider la fonctionnalité de l'architecture présentée dans ces travaux, d'autre part de confirmer l'apport de la technologie SOI pour les circuits radiofréquences en termes d'augmentation de la fréquence de fonctionnement de ces derniers et de diminution de leur consommation.

L’explosion du marché des télécommunications a donné lieu, lors de ces dernières années, à la multiplication des standards de radiocommunication. De nos jours, l’ensemble de ces moyens de communication utilisés pour le transfert de voix et de données doit être intégré dans les terminaux mobiles. Cependant, cette tendance s’oppose aux contraintes de faible coût qui tendent à diminuer la taille de l’électronique embarquée dans un terminal mobile, mais aussi aux contraintes de diminution de la consommation pour une plus grande autonomie des objets sans fils. C’est donc autour de ces verrous technologiques et techniques que se concentre une part importante des efforts de « R&D » aujourd’hui. Ainsi, l’objectif des travaux présentés repose sur la recherche et le développement d'une architecture contribuant à l’amélioration des performances du bloc central de la chaîne d’émission/réception : l'oscillateur local.L’architecture innovante de synthétiseur de fréquence multistandard réalisée est fondée sur le principe de « conception orientée délai » (DOD - Delay Oriented Design). Une nouvelle technique de stabilisation, issue de la superposition d’une boucle à verrouillage de délai et de phase, est proposée afin d’élargir la bande passante.De l’étude système à la mesure en passant par l’étude comportementale et la réalisation du circuit, les différentes étapes de conception de ce système fractionnaire sont présentées. Les simulations et les mesures ont démontré la capacité du synthétiseur à couvrir une bande comprise entre 1,6 et 3,5GHz avec un signal de référence à 500MHz, mais aussi à stabiliser une architecture très large bande. / The explosion of the wireless communication market is largely responsible of the expansion for RF communication standards for voice and data. Nowadays, each one of them must be integrated in one mobile terminal.However, this trend is opposed to the constraints of low cost, which tend to reduce the size of the electronics in a mobile terminal, but also the constraints of reduced consumption for greater autonomy for wireless systems. It is then around these technological and technical barriers that focus an important part of efforts to « R & D » today. Thus, the objective of the work presented is based on research and development of an architecture that contributes to improve the performances of the central block of transceivers: the local oscillator.The innovative architecture of multistandard synthesizer realized is based on the principle of Delay Oriented Design (DOD). A new technique of stabilization, based on the superposition of a delay and a phase locked loop, is proposed to expand the bandwidth. From study system to measurements through the behavioral comportment and implementation of the circuit, the various stages when designing an RF system are presented. Simulations and measurements have demonstrated the ability of the synthesizer to cover a frequency band between 1.6 and 3.5 GHz with a reference signal at 500MHz, but also to stabilize a broadband architecture.