Orientador: Elnatan Chagas Ferreira / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-21T10:30:54Z (GMT). No. of bitstreams: 1 Martins_EvandroMazina_M.pdf: 9075625 bytes, checksum: 83e7f70868e0eac7053882918109502e (MD5) Previous issue date: 1996 / Resumo: Na arquitetura duplo "folding" com interpolação, os bits mais significativos são determinados pela quantização do sinal de entrada usando um circuito "folding" e os bits menos significativos são obtidos pela técnica de interpolação. A maioria das soluções empregadas para implementar uma técnica de interpolação utiliza a interpolação resistiva ou uma técnica de interpolação por divisão de corrente (com transistores NMOS). Estas técnicas de interpolação têm alguns aspectos indesejáveis. Alternativamente, este trabalho propõe fazer a interpolação no circuito de "folding encoder" e nos "latches" mestre do conversor A/D. Os resultados mostraram que a nova técnica de interpolação permite construir conversores A/D de 8 bits, porém é necessário cuidados especiais na determinação das áreas dos transistores que fazem a interpolação dupla. Nos conversores A/D tipo duplo "folding", um conjunto de alguns "latches" mestre-escravo transforma a informação analógica interpolada em um código circular. Um erro de decisão em um "latch" mestre-escravo pode causar erro no código circular (denominado erro de bolha). Técnicas de correção de erro detectam e corrigem os erros de bolha, melhorando a razão de erro do conversor A/D. Este trabalho também propõe e descreve um novo método para a técnica digital de correção de erro que detecta e corrige erros de bolha durante a detecção da transição de zero para um do código circular. Além disso, este trabalho propõe uma nova topologia para o conversor A/D que permite diminuir a complexidade do circuito e o consumo de potência, com a conseqüente redução da área do "chi / Abstract: In a double folding architecture with interpolation, the most significant bits are detennined by the quantization of input signal using a folding circuit and the least significant bits are obtained by interpolation technique. Most of the solutions employed to implement an interpolation technique use a resistive interpolation or a current division interpolation technique (with NMOS transistor). Theseinterpolation techniques have some undesirable features. Alternatively, this work proposes to make the interpolation in the folding encoder circuit and in the master latches of the A/D converter. The results showed that the new interpolation technique allows to build A/D converters of 8 bits, even so it is necessary special care in the determination of the areas of the transistors that make the double interpolation. In double folding A/D converters, a set of some master-slave latches transfonns the interpolated analog infonnation into circular code. A decision error in a master-slave latch may cause error in the circular code (the so-called bubble error). Error correction techniques detect and correct bubble errors improving the error rate of the A/D converter. This work also proposes and describes a new method for digital error correction technique that detects and corrects bubble errors during the transition detection from zero to one for circular code. Furthermore, this work proposes a new topology for the A/D converter that allows the decrease of circuit complexity and of the potency consumption, with the consequent reduction of the area of the " chip " / Mestrado / Doutor em Engenharia Elétrica

Orientador: Alberto Martins Jorge / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia de Campinas / Made available in DSpace on 2018-07-14T03:33:10Z (GMT). No. of bitstreams: 1 AvilezFilho_OseasValentede_D.pdf: 1896002 bytes, checksum: 3239da7542d6389b9269fb4883640944 (MD5) Previous issue date: 1986 / Resumo: Neste trabalho apresentamos uma nova técnica de conversão A/D não linear, aplicável a conversores do tipo dupla rampa. O trabalho envolve a generalização da técnica, um estudo particular para linearização de funções polinomiais e o projeto e construção de um conversor desenvolvido na confecção de equipamentos de medida e apontam para a viabilidade de se incorporar as técnicas utilizadas em circuitos integrados com tecnologia MOS. / Abstract: A new technique for obtaining nonlinear A/D conversion with convencional dual slope converter is presented. The work includes the generalization of the conversion method, a particular study for linearization of polinomyal functions, and the realization of a pratical converter. The results showed that the new converter can be largely used in measument equipment, and the technique can be applied in the design of MOS monolithic A/D converters. / Doutorado / Doutor em Engenharia Elétrica

Orientador: Wilmar Bueno de Moraes / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-20T16:30:54Z (GMT). No. of bitstreams: 1 RazeraJunior_LuizAntonio_M.pdf: 7873920 bytes, checksum: b7748693f53982ebb310925dc2abd3aa (MD5) Previous issue date: 1995 / Resumo: Resumo: Este trabalho apresenta o equacionamento matemático, as simulações e análises detalhadas do comportamento DC, distorção harmônica, resposta em freqüência e excursão do sinal de entrada de dez conversores tensão-corrente, ou transcondutores, que utilizam transistores MOS operando na região de saturação. Estes transcondutores estão subdivididos em quatro grupos, correspondentes aos quatro capítulos do trabalho. São eles: Transcondutores com Pares Diferenciais; Transcondutores com Polarização Adaptativa; Transcondutores em Classe AB; Transcondutores Projetados no DEMIC/FEE-UNICAMP. São tecidos comentários acerca de cada circuito, enfatizando seus pontos positivos e negativos, além de comparações entre os transcondutores de um mesmo grupo. Sugestões e propostas d.e melhorias também são realizadas, além da verificação das mesmas através de simulações / Abstract: This work presents the mathematical equations, simulations and detailed analysis of DC behavior, harmonic distortion, frequency response and input signal excursion of ten V-I converters, or tranconductors, that use MOS transistors on the saturation region of operation. Those transconductors are divided into four groups, which corresponds to the four chapters of the thesis. They are: Transconductors with Differential Pairs; Transconductors with Adaptative Biasing; Class AB Transconductors; Transconductors Designed at DEMIC/FEE-UNICAMP. Comments are done on each circuit, enhancing their positive and negative aspects, besides comparisons among transconductors of a same group. Suggestions and enhancement proposes are also realized, besides their verification by simulations / Mestrado / Mestre em Engenharia Elétrica

Orientador: Carlos Alberto dos Reis Filho / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-07-24T06:48:19Z (GMT). No. of bitstreams: 1 Bozinis_GeorgeE_M.pdf: 2899398 bytes, checksum: 3d790d64c0c423b0e5a762078d44dc29 (MD5) Previous issue date: 1998 / Resumo: O texto está organizado de forma a mostrar quais são as etapas necessárias para projetar um conversor A/D utilizando a técnica de conversão 'sigma¿ 'delta¿. Neste contexto se faz: uma análise do quantizador de um bit, do modulador e do filtro decimador; o desenvolvimento de uma equação que, levando em consideração os parâmetros que caracterizam um filtro passa-baixas, calcula o valor mínimo para a relação sinal ruído deste conversor; a aferição desta equação obtida com a de Brandt [1], mostrando que as duas podem ser utilizadas em conjunto; e a otimização do demodulador quanto à taxa de operações realizadas (ou ocupação do processador utilizado para sua implementação). Como resultado adicional é achada uma expressão para o valor da energia do ruído na saída do modulador / Abstract: This paper presents a relationship between the parameters that characterize a low-pass decimation filter and the worst case signal-to-noise ratio (SNR) of a sigma delta AID converter. It establishes a minimurn value for the SNR including the effects of the modulator with explicit equations for orders one, two and three. The obtained relationship is useful for designing the decimation filter, which complies with the resolution of the targeted AID converter / Mestrado / Mestre em Engenharia Elétrica

Orientador: Nobuo Oki / Banca: Suely Cunha Amaro Mantovani / Banca: Vlademir de Jesus Silva Oliveira / Resumo: Neste trabalho é apresentado um conversor analógico digital com resolução de 10 bits e arquitetura pipeline, que consiste em um conversor de multi-passos de processamento concorrencial e do tipo Nyquist. É realizado o desenvolvimento das partes do conversor com maior enfoque na parte analógica. Técnicas para melhoria do desempenho do conversor são apresentadas visando principalmente, a minimização dos efeitos de tensão de offset dos comparadores e baixo consumo de potência. Um amplificador operacional, com realimentação positiva é apresentado visando um aumento do seu ganho, sem comprometimento no seu consumo de potência. Os testes efetuados foram feitos através de simulações utilizando tecnologia CMOS de 0,35 μm, tensão de alimentação em 1,8 Volts e frequência de chaveamento dos transistores em 5 MHz. Nestes testes são apresentados os resultados das partes do conversor com a utilização das técnicas propostas, mostrando o alcance dos resultados esperados / Abstract: In this work is presented a analog to digital converter with a resolution of 10 bits and pipeline architecture, which consists in a multi-converter competitive processing steps and the Nyquist Limit type. It is carried out the development of the parties of the converter with greater focus on the analog. Techniques for improving the performance of the converter are presented aiming primarily, minimization of the effects of the offset voltage comparators and low power consumption. An Operational Amplifier with positive feedback is presented aiming an increase of its gain, without compromising on your power consumption. The tests performed were made through simulations using CMOS technology 0.35 μm, voltage supply at 1.8 Volts and switching frequency of transistors of 5 MHz. These tests presented the results of the parties of the converter with the use of the techniques proposed, showing the reach of the expected results / Mestre

Orientador: Alberto Martins Jorge / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-21T10:28:20Z (GMT). No. of bitstreams: 1 CharrySierra_Ximena_M.pdf: 5092316 bytes, checksum: f3281f9aabede935dc3fd997de01dba8 (MD5) Previous issue date: 1996 / Resumo: Este trabalho tem por objetivo o estudo de dois comparadores de corrente, conhecidos como Comparador de Corrente com Efeito de Modulação de Canal e Comparador de Corrente com Realimentação Positiva. Foi realizado o projeto dos comparadores de corrente, bem como as simulações e análises OC e transiente para avaliar o desempenho dos mesmos. Como resultados obtidos, tem-se que o comparador de corrente com efeito e modulação de canal obteve uma resolução de 8 bits para uma faixa dinâmica entre 10 'mu'A e 100 'mu'A. Para diferenças entre as correntes de entrada e de referência acima dos 10 'mu'A a freqüência de operação se manteve acima de 100 MHz, para uma capacitância de carga interna de 0.1 pF. O comparador de corrente com realimentação positiva obteve alta resolução (maior que 10 bits). Porém, a freqüência de operação do circuito permaneceu entre 50 a 60 MHz para diferenças de correntes maiores que 12 'mu'A utilizando a mesma carga capacitiva. Como aplicação dos comparadores de corrente foi escolhido um conversor A/D algorítmico em modo corrente. De acordo com os resultados apresentados anteriormente, conclui-se que o comparador de corrente com efeito de modulação de canal obteve maior freqüência de operação, enquanto o comparador de corrente com realimentação positiva teve um melhor desempenho, no que se refere à resolução. Dado que o conversor A/D algorítmico se caracteriza pela baixa taxa de conversão, para sua implementação foi escolhido o comparador de corrente com realimentação positiva. No conversor A/D projetado, a resolução alcançada foi de 10 bits, para uma freqüência de operação de 40 KHz. Houve a necessidade de se utilizar espelhos de corrente do tipo cascode regulado modificado. Porém, erros associados aos espelhos de corrente comprometeram o melhor desempenho do conversor A/D. Como já se previa, o comparador de corrente com realimentação positiva apresentou um excelente desempenho ao atuar no conversor A/D, tanto na freqüência de operação como na resolução / Abstract: The rnain objective of this work is the study of two current comparators, known as Channel Lenght Modulation Current Cornparator and Positive Feedback Current Cornparator. The design of the cornparators were done, as well as simulations, OC and transientanalysisto verifytheir perforrnance. As final results, the channellenght modulation current cornparator had an 8 bit resolution, with a dinarnic range between 10 'mu'A and 100 'mu'A. When the diference between the reference current and the input current was higher than 10 ?mu'A, the operation frequency kept higher than 100 MHz, for a load capacitance of 0.1 pF. The positive feedback current cornparator had higher precision (more than 10 bits). Nevertheless, the operation frequency kept between 50 and 60 MHz for current diferences higher than 12 'mu'A, with the sarne capacitive load. A current mode algorithrnic A/D converter was chosen as an aplication of the current cornparators. With the results above presented, it can be seen that the channel lenght rnodulation current cornparator had higher operation frequency, and the positive feedback current cornparator had a better perforrnance, when taking into account precision. As the algorithmic A/D converter is caracterized bya low conversion rate, the cornparator chosen was the positive feedback one. On the A/D converter designed, a 10 bits precision was reached, for an operation frequency of 40 KHz. It was necessay to use rnodifyed regulated cascode current rnirrors. Altough, small errors associated to the current rnirrors cornprornised a better perforrnance of the converter. As it was forseen, the positive feedback current cornparator presented an excelent performance inside the A/D converter, in frequency and precision / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientador: Jose Antonio Siqueira Dias / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-14T02:13:33Z (GMT). No. of bitstreams: 1 Guimaraes_HomeroLuz_M.pdf: 6804076 bytes, checksum: 1b5a1b176e6474ebf0cc48684a13c212 (MD5) Previous issue date: 1992 / Resumo: Neste trabalho apresentamos uma nova técnica de conversão analógico-digital de alta velocidade, que usa processamento em corrente, ao invés de tensão. Este conversor usa um algoritmo baseado no chaveamento de correntes de uma forma híbrida entre o método de aproximação sucessiva e o conversor tipo "flash", sendo necessários apenas N comparadores para implementar um conversor A/D de N bits, no lugar dos '2 POT. N¿ comparadores usuais usados em um conversor do tipo "flash" convencional. O trabalho está dividido em 5 capítulos: no primeiro apresentamos uma revisão sucinta dos métodos usuais de conversão A/D de alta velocidade; no segundo introduzimos o algoritmo empregado, a nova estrutura proposta para implementa-lo e também fazemos uma análise dos erros que afetam o projeto do conversor A/D; no terceiro capítulo é apresentado o projeto de um circuito integrado, em tecnologia bipolar, de um conversor A/D de 6 bits, visando aplicações em vídeo; no quarto capítulo apresentamos o projeto de um conversorA/D de 4 bits experimental, que foi integrado, em tecnologia bipolar, na SID Microeletrônica, no I PMU Bipolar; finalmente, no quinto capítulo relatamos os resultados experimentais obtidos. As medidas feitas nos vários blocos do circuito revelaram a viabilidade de operação do conversor com freqüências da ordem de 20 MHz, usando um processo bipolar convencional, isolado por junções. Esta velocidade de conversão pode ser bem maior caso se use um processo bipolar moderno, isolado por óxido e com transistores de alta velocidade,que possuem 'f IND. t¿ cerca de 60 vezes maior do que o dos transistores usados na fabricação do protótipo, que era de aproximadamente 300 MHz / Abstract: A newcurrent-mode highspeed Analog-to-Digitalconversiontechnique ispresented. This converter uses an algorithm based on current switching.similarto the SuccessiveApproximation Converter. but with a conversion speed comparableto the flashconverter. Only N comparators are necessary to implement a N-bit converter. instead of the '2 POT. N¿ comparators used in a standard flash converter. This thesis is composed of five chapters: In the first chapter we present a concise revision of some architectures for high speed A/D conversion; in the seconde chapter we introduce the algorithm and the new proposed architecture. An error analysisof the parameters that play an important role in the design of the converter; in the third one we present the design of an integrated 6-bit high speed A/D converter for video applications; the fourth chapter is dedicated to the design of a experimental4-bit A/D converter IC. The Ic was fabricated by SID Microeletrônica. in the 1Brazilian Multi-Project Chip (I PMU); the fourth chapter is dedicated to the design of a experimental 4-bit A/D converter IC. The Ic was fabricated by SID Microeletrônica. in the 1 Brazilian Multi-Project Chip (I PMU). The experimental results measured in the integrated circuit shows that the proposed technique can convert signalswith frequencies up to 20 MHz using a standard junction isolated bipolar processoThis frequency can be muchgreater irone uses an up-to-date high speed bipolar process, which have transistors with 'f IND. t¿ typicaly near 60 times larger than those available in the process used to fabricate the prototype (about 300 MHz) / Mestrado / Mestre em Engenharia Elétrica

Orientador: Sigmar M. Deckmann / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-20T13:30:18Z (GMT). No. of bitstreams: 1 Rocha_JoaoPaulodeSousa_M.pdf: 4143675 bytes, checksum: 944647a173b0a0317fb45168f8789be4 (MD5) Previous issue date: 1995 / Resumo: O fenômeno de cintilação luminosa se caracteriza por variações de luminosidade na faixa de freqüências perceptível ao olho humano, causadas por flutuações na tensão da rede elétrica. Este trabalho descreve a transformação do processo analógico para medição de cintilação luminosa, internacionalmente recomendado, em um sistema digital. Os principais pontos considerados são: técnicas de filtragem digital e método de conversão de filtros, compromissos com a resolução do conversor AlD, minimização da freqüência de amostragem, processamento em tempo real e utilização da porta paralela padrão Centronics como via de comunicação com o microcomputador / Abstract: Flicker disturbance corresponds to the visual perception of luminance variations due to supply voltage fluctuations. This work describes the conversion of the analog methodology for flicker measurements, internationally recommended, into a digital processing device. The main points considered are: digital filtering techniques and filter conversion method, AlD resolution compromises, minimization of sampling frequency, real time calculation procedures and interfacing with microcomputer through a standard Centronics parallel interface / Mestrado / Mestre em Engenharia Elétrica

Orientador: Alberto Martins Jorge / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-20T19:46:22Z (GMT). No. of bitstreams: 1 Ito_Ricardo_M.pdf: 4384461 bytes, checksum: a02a22644dc6f83d21f50c2a598092ae (MD5) Previous issue date: 1995 / Resumo: Não informado / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Sigmar Maurer Deckmann / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-16T03:57:27Z (GMT). No. of bitstreams: 1 Rocco_Alexandre_M.pdf: 9444436 bytes, checksum: 79008eeeae8c911c708760bed4db8f8e (MD5) Previous issue date: 1988 / Resumo: Neste trabalho, o efeito de cintilação luminosa, resultado de sucessivos impactos sobre sistemas de energia elétrica que suprem cargas industriais variáveis e especiais, é analisado através das metodologias disponíveis para a pré determinação de tais efeitos, na fase de planejamento. Para a fase operacional do sistema, é considerada a utilização de uma metodologia padronizada a nível internacional para a medição do fenômeno. Para isso, foi implementado um protótipo de medidor e ensaiado através de testes específicos de laboratório e de campo, sendo os resultados discutidos nos capítulos finais / Abstract: Not informed. / Mestrado