Les systèmes de gestion de l'énergie exigent des convertisseurs de puissance pour fournir une conversion de puissance adaptée à diverses utilisations. Il existe différents types de convertisseurs de puissance, tel que les amplificateurs de puissance de classe D, les demi-ponts, les ponts complets, les amplificateurs de puissance de classe E, les convertisseurs buck et dernièrement les convertisseurs boost. Prenons par exemple les dispositifs implantables, lorsque l'énergie est prélevée de la source principale, des convertisseurs de puissance buck ou boost sont nécessaires pour traiter l'énergie de l'entrée et fournir une énergie propre et adaptée aux différentes parties du système. D'autre part, dans les stations de charge des voitures électriques, les nouveaux téléphones portables, les stimulateurs neuronaux, etc., l'énergie sans fil a été utilisée pour assurer une alimentation à distance, et des amplificateurs de puissance de classe E sont développés pour accomplir cette tâche. Les amplificateurs de puissance de classe D sont un excellent choix pour les casques d'écoute ou les haut-parleurs en raison de leur grande efficacité. Dans le cas des interfaces de capteurs, les demi-ponts et les ponts complets sont les interfaces appropriées entre les systèmes à faible et à forte puissance. Dans les applications automobiles, l'interface du capteur reçoit le signal du côté puissance réduite et le transmet à un réseau du côté puissance élevée. En outre, l'interface du capteur doit recevoir un signal du côté haute puissance et le convertir vers la côté basse puissance. Tous les systèmes mentionnés ci-dessus nécessitent l'inclusion d'un pilote de porte spécifique dans les circuits, selon les applications. Les commandes de porte comprennent généralement un décalage du niveau de commande niveau supérieur, le levier de changement de niveau inférieur, une chaîne de tampon, un circuit de verrouillage sous tension, un circuit de temps mort, des portes logiques, un inverseur de Schmitt et un mécanisme de démarrage. Ces circuits sont nécessaires pour assurer le bon fonctionnement des systèmes de conversion de puissance. Un circuit d'attaque de porte reconfigurable prendrait en charge une vaste gamme de convertisseurs de puissance ayant une tension d'entrée V[indice IN] et un courant de sortie I[indice Load] variables. L'objectif de ce projet est d'étudier intensivement les causes de différentes pertes dans les convertisseurs de puissance et de proposer ensuite de nouveaux circuits et méthodologies dans les différents circuits des conducteurs de porte pour atteindre une conversion de puissance avec une haute efficacité et densité de puissance. Nous proposons dans cette thèse de nouveaux circuits de gestion des temps mort, un Shapeshifter de niveau plus élevé et un Shapeshifter de niveau inférieur avec de nouvelles topologies qui ont été pleinement caractérisées expérimentalement. De plus, l'équation mathématique du temps mort optimal pour les faces haute et basse d'un convertisseur buck est dérivée et expérimentalement prouvée. Les circuits intégrés personnalisés et les méthodologies proposées sont validés avec différents convertisseurs de puissance, tels que les convertisseurs semi-pont et en boucle ouverte, en utilisant des composants standard pour démontrer leur supériorité sur les solutions traditionnelles. Les principales contributions de cette recherche ont été présentées à sept conférences prestigieuses, trois articles évalués par des pairs, qui ont été publiés ou présentés, et une divulgation d'invention. Une contribution importante de ce travail recherche est la proposition d'un nouveau générateur actif CMOS intégré dédié de signaux sans chevauchement. Ce générateur a été fabriqué à l'aide de la technologie AMS de 0.35µm et consomme 16.8mW à partir d'une tension d'alimentation de 3.3V pour commander de manière appropriée les côtés bas et haut d'un demi-pont afin d'éliminer la propagation. La puce fabriquée est validée de façon expérimentale avec un demi-pont, qui a été mis en œuvre avec des composants disponibles sur le marché et qui contrôle une charge R-L. Les résultats des mesures montrent une réduction de 40% de la perte totale d'un demi-pont de 45V d'entrée à 1MHz par rapport au fonctionnement du demi-pont sans notre circuit intégré dédié. Le circuit principal du circuit d'attaque de grille côté haut est le décaleur de niveau, qui fournit un signal de grande amplitude pour le commutateur de puissance côté haut. Une nouvelle structure de décalage de niveau avec un délai de propagation minimal doit être présentée. Nous proposons une nouvelle topologie de décalage de niveau pour le côté haut des drivers de porte afin de produire des convertisseurs de puissance efficaces. Le SL présente des délais de propagation mesurés de 7.6ns. Les résultats mesurés montrent le fonctionnement du circuit présenté sur la plage de fréquence de 1MHz à 130MHz. Le circuit fabriqué consomme 31.5pW de puissance statique et 3.4pJ d'énergie par transition à 1kHz, V[indice DDL] = 0.8V , V[indice DDH] = 3.0V, et une charge capacitive C[indice L] = 0.1pF. La consommation énergétique totale mesurée par rapport à la charge capacitive de 0.1 à 100nF est indiquée. Un autre nouveau décalage vers le bas est proposé pour être utilisé sur le côté bas des pilotes de portes. Ce circuit est également nécessaire dans la partie Rₓ du réseau de bus de données pour recevoir le signal haute tension du réseau et délivrer un signal de faible amplitude à la partie basse tension. L'une des principales contributions de ces travaux est la proposition d'un modèle de référence pour l'abaissement de niveau à puissance unique reconfigurable. Le circuit proposé pilote avec succès une gamme de charges capacitives allant de 10fF à 350pF. Le circuit présenté consomme des puissances statiques et dynamiques de 62.37pW et 108.9µW, respectivement, à partir d'une alimentation de 3.3V lorsqu'il fonctionne à 1MHz et pilote une charge capacitive de 10pF. Les résultats de la simulation post-layout montrent que les délais de propagation de chute et de montée dans les trois configurations sont respectivement de l'ordre de 0.54 à 26.5ns et de 11.2 à 117.2ns. La puce occupe une surface de 80µm × 100µm. En effet, les temps morts des côtés hauts et bas varient en raison de la différence de fonctionnement des commutateurs de puissance côté haut et côté bas, qui sont respectivement en commutation dure et douce. Par conséquent, un générateur de temps mort reconfigurable asymétrique doit être ajouté aux pilotes de portes traditionnelles pour obtenir une conversion efficace. Notamment, le temps mort asymétrique optimal pour les côtés hauts et bas des convertisseurs de puissance à base de Gan doit être fourni par un circuit de commande de grille reconfigurable pour obtenir une conception efficace. Le temps mort optimal pour les convertisseurs de puissance dépend de la topologie. Une autre contribution importante de ce travail est la dérivation d'une équation précise du temps mort optimal pour un convertisseur buck. Le générateur de temps mort asymétrique reconfigurable fabriqué sur mesure est connecté à un convertisseur buck pour valider le fonctionnement du circuit proposé et l'équation dérivée. De plus le rendement d'un convertisseur buck typique avec T[indice DLH] minimum et T[indice DHL] optimal (basé sur l'équation dérivée) à I[indice Load] = 25mA est amélioré de 12% par rapport à un convertisseur avec un temps mort fixe de T[indice DLH] = T[indice DHL] = 12ns. / Power management systems require power converters to provide appropriate power conversion for various purposes. Class D power amplifiers, half and full bridges, class E power amplifiers, buck converters, and boost converters are different types of power converters. Power efficiency and density are two prominent specifications for designing a power converter. For example, in implantable devices, when power is harvested from the main source, buck or boost power converters are required to receive the power from the input and deliver clean power to different parts of the system. In charge stations of electric cars, new cell phones, neural stimulators, and so on, power is transmitted wirelessly, and Class E power amplifiers are developed to accomplish this task. In headphone or speaker driver applications, Class D power amplifiers are an excellent choice due to their great efficiency. In sensor interfaces, half and full bridges are the appropriate interfaces between the low- and high-power sides of systems. In automotive applications, the sensor interface receives the signal from the low-power side and transmits it to a network on the high-power side. In addition, the sensor interface must receive a signal from the high-power side and convert it down to the low-power side. All the above-summarized systems require a particular gate driver to be included in the circuits depending on the applications. The gate drivers generally consist of the level-up shifter, the level-down shifter, a buffer chain, an under-voltage lock-out circuit, a deadtime circuit, logic gates, the Schmitt trigger, and a bootstrap mechanism. These circuits are necessary to achieve the proper functionality of the power converter systems. A reconfigurable gate driver would support a wide range of power converters with variable input voltage V[subscript IN] and output current I[subscript Load]. The goal of this project is to intensively investigate the causes of different losses in power converters and then propose novel circuits and methodologies in the different circuits of gate drivers to achieve power conversion with high-power efficiency and density. We propose novel deadtime circuits, level-up shifter, and level-down shifter with new topologies that were fully characterized experimentally. Furthermore, the mathematical equation for optimum deadtimes for the high and low sides of a buck converter is derived and proven experimentally. The proposed custom integrated circuits and methodologies are validated with different power converters, such as half bridge and open loop buck converters, using off-the-shelf components to demonstrate their superiority over traditional solutions. The main contributions of this research have been presented in seven high prestigious conferences, three peer-reviewed articles, which have been published or submitted, and one invention disclosure. An important contribution of this research work is the proposal of a novel custom integrated CMOS active non-overlapping signal generator, which was fabricated using the 0.35−µm AMS technology and consumes 16.8mW from a 3.3−V supply voltage to appropriately drive the low and high sides of the half bridge to remove the shoot-through. The fabricated chip is validated experimentally with a half bridge, which was implemented with off-the-shelf components and driving a R-L load. Measurement results show a 40% reduction in the total loss of a 45 − V input 1 − MHz half bridge compared with the half bridge operation without our custom integrated circuit. The main circuit of high-side gate driver is the level-up shifter, which provides a signal with a large amplitude for the high-side power switch. A new level shifter structure with minimal propagation delay must be presented. We propose a novel level shifter topology for the high side of gate drivers to produce efficient power converters. The LS shows measured propagation delays of 7.6ns. The measured results demonstrate the operation of the presented circuit over the frequency range of 1MHz to 130MHz. The fabricated circuit consumes 31.5pW of static power and 3.4pJ of energy per transition at 1kHz, V[subscript DDL] = 0.8V , V[subscript DDH] = 3.0V , and capacitive load C[subscript L] = 0.1pF. The measured total power consumption versus the capacitive load from 0.1pF to 100nF is reported. Another new level-down shifter is proposed to be used on the low side of gate drivers. Another new level-down shifter is proposed to be used on the low side of gate drivers. This circuit is also required in the Rₓ part of the data bus network to receive the high-voltage signal from the network and deliver a signal with a low amplitude to the low-voltage part. An essential contribution of this work is the proposal of a single supply reconfigurable level-down shifter. The proposed circuit successfully drives a range of capacitive load from 10fF to 350pF. The presented circuit consumes static and dynamic powers of 62.37pW and 108.9µW, respectively, from a 3.3 − V supply when working at 1MHz and drives a 10pF capacitive load. The post-layout simulation results show that the fall and rise propagation delays in the three configurations are in the range of 0.54 − 26.5ns and 11.2 − 117.2ns, respectively. Its core occupies an area of 80µm × 100µm. Indeed, the deadtimes for the high and low sides vary due to the difference in the operation of the high- and low-side power switches, which are under hard and soft switching, respectively. Therefore, an asymmetric reconfigurable deadtime generator must be added to the traditional gate drivers to achieve efficient conversion. Notably, the optimal asymmetric deadtime for the high and low sides of GaN-based power converters must be provided by a reconfigurable gate driver to achieve efficient design. The optimum deadtime for power converters depends on the topology. Another important contribution of this work is the derivation of an accurate equation of optimum deadtime for a buck converter. The custom fabricated reconfigurable asymmetric deadtime generator is connected to a buck converter to validate the operation of the proposed circuit and the derived equation. The efficiency of a typical buck converter with minimum T[subscript DLH] and optimal T[subscript DHL] (based on the derived equation) at I[subscript Load] = 25mA is improved by 12% compared to a converter with a fixed deadtime of T[subscript DLH] = T[subscript DHL] = 12ns.

Les systèmes de gestion de l'énergie exigent des convertisseurs de puissance pour fournir une conversion de puissance adaptée à diverses utilisations. Il existe différents types de convertisseurs de puissance, tel que les amplificateurs de puissance de classe D, les demi-ponts, les ponts complets, les amplificateurs de puissance de classe E, les convertisseurs buck et dernièrement les convertisseurs boost. Prenons par exemple les dispositifs implantables, lorsque l'énergie est prélevée de la source principale, des convertisseurs de puissance buck ou boost sont nécessaires pour traiter l'énergie de l'entrée et fournir une énergie propre et adaptée aux différentes parties du système. D'autre part, dans les stations de charge des voitures électriques, les nouveaux téléphones portables, les stimulateurs neuronaux, etc., l'énergie sans fil a été utilisée pour assurer une alimentation à distance, et des amplificateurs de puissance de classe E sont développés pour accomplir cette tâche. Les amplificateurs de puissance de classe D sont un excellent choix pour les casques d'écoute ou les haut-parleurs en raison de leur grande efficacité. Dans le cas des interfaces de capteurs, les demi-ponts et les ponts complets sont les interfaces appropriées entre les systèmes à faible et à forte puissance. Dans les applications automobiles, l'interface du capteur reçoit le signal du côté puissance réduite et le transmet à un réseau du côté puissance élevée. En outre, l'interface du capteur doit recevoir un signal du côté haute puissance et le convertir vers la côté basse puissance. Tous les systèmes mentionnés ci-dessus nécessitent l'inclusion d'un pilote de porte spécifique dans les circuits, selon les applications. Les commandes de porte comprennent généralement un décalage du niveau de commande niveau supérieur, le levier de changement de niveau inférieur, une chaîne de tampon, un circuit de verrouillage sous tension, un circuit de temps mort, des portes logiques, un inverseur de Schmitt et un mécanisme de démarrage. Ces circuits sont nécessaires pour assurer le bon fonctionnement des systèmes de conversion de puissance. Un circuit d'attaque de porte reconfigurable prendrait en charge une vaste gamme de convertisseurs de puissance ayant une tension d'entrée V[indice IN] et un courant de sortie I[indice Load] variables. L'objectif de ce projet est d'étudier intensivement les causes de différentes pertes dans les convertisseurs de puissance et de proposer ensuite de nouveaux circuits et méthodologies dans les différents circuits des conducteurs de porte pour atteindre une conversion de puissance avec une haute efficacité et densité de puissance. Nous proposons dans cette thèse de nouveaux circuits de gestion des temps mort, un Shapeshifter de niveau plus élevé et un Shapeshifter de niveau inférieur avec de nouvelles topologies qui ont été pleinement caractérisées expérimentalement. De plus, l'équation mathématique du temps mort optimal pour les faces haute et basse d'un convertisseur buck est dérivée et expérimentalement prouvée. Les circuits intégrés personnalisés et les méthodologies proposées sont validés avec différents convertisseurs de puissance, tels que les convertisseurs semi-pont et en boucle ouverte, en utilisant des composants standard pour démontrer leur supériorité sur les solutions traditionnelles. Les principales contributions de cette recherche ont été présentées à sept conférences prestigieuses, trois articles évalués par des pairs, qui ont été publiés ou présentés, et une divulgation d'invention. Une contribution importante de ce travail recherche est la proposition d'un nouveau générateur actif CMOS intégré dédié de signaux sans chevauchement. Ce générateur a été fabriqué à l'aide de la technologie AMS de 0.35µm et consomme 16.8mW à partir d'une tension d'alimentation de 3.3V pour commander de manière appropriée les côtés bas et haut d'un demi-pont afin d'éliminer la propagation. La puce fabriquée est validée de façon expérimentale avec un demi-pont, qui a été mis en œuvre avec des composants disponibles sur le marché et qui contrôle une charge R-L. Les résultats des mesures montrent une réduction de 40% de la perte totale d'un demi-pont de 45V d'entrée à 1MHz par rapport au fonctionnement du demi-pont sans notre circuit intégré dédié. Le circuit principal du circuit d'attaque de grille côté haut est le décaleur de niveau, qui fournit un signal de grande amplitude pour le commutateur de puissance côté haut. Une nouvelle structure de décalage de niveau avec un délai de propagation minimal doit être présentée. Nous proposons une nouvelle topologie de décalage de niveau pour le côté haut des drivers de porte afin de produire des convertisseurs de puissance efficaces. Le SL présente des délais de propagation mesurés de 7.6ns. Les résultats mesurés montrent le fonctionnement du circuit présenté sur la plage de fréquence de 1MHz à 130MHz. Le circuit fabriqué consomme 31.5pW de puissance statique et 3.4pJ d'énergie par transition à 1kHz, V[indice DDL] = 0.8V , V[indice DDH] = 3.0V, et une charge capacitive C[indice L] = 0.1pF. La consommation énergétique totale mesurée par rapport à la charge capacitive de 0.1 à 100nF est indiquée. Un autre nouveau décalage vers le bas est proposé pour être utilisé sur le côté bas des pilotes de portes. Ce circuit est également nécessaire dans la partie Rₓ du réseau de bus de données pour recevoir le signal haute tension du réseau et délivrer un signal de faible amplitude à la partie basse tension. L'une des principales contributions de ces travaux est la proposition d'un modèle de référence pour l'abaissement de niveau à puissance unique reconfigurable. Le circuit proposé pilote avec succès une gamme de charges capacitives allant de 10fF à 350pF. Le circuit présenté consomme des puissances statiques et dynamiques de 62.37pW et 108.9µW, respectivement, à partir d'une alimentation de 3.3V lorsqu'il fonctionne à 1MHz et pilote une charge capacitive de 10pF. Les résultats de la simulation post-layout montrent que les délais de propagation de chute et de montée dans les trois configurations sont respectivement de l'ordre de 0.54 à 26.5ns et de 11.2 à 117.2ns. La puce occupe une surface de 80µm × 100µm. En effet, les temps morts des côtés hauts et bas varient en raison de la différence de fonctionnement des commutateurs de puissance côté haut et côté bas, qui sont respectivement en commutation dure et douce. Par conséquent, un générateur de temps mort reconfigurable asymétrique doit être ajouté aux pilotes de portes traditionnelles pour obtenir une conversion efficace. Notamment, le temps mort asymétrique optimal pour les côtés hauts et bas des convertisseurs de puissance à base de Gan doit être fourni par un circuit de commande de grille reconfigurable pour obtenir une conception efficace. Le temps mort optimal pour les convertisseurs de puissance dépend de la topologie. Une autre contribution importante de ce travail est la dérivation d'une équation précise du temps mort optimal pour un convertisseur buck. Le générateur de temps mort asymétrique reconfigurable fabriqué sur mesure est connecté à un convertisseur buck pour valider le fonctionnement du circuit proposé et l'équation dérivée. De plus le rendement d'un convertisseur buck typique avec T[indice DLH] minimum et T[indice DHL] optimal (basé sur l'équation dérivée) à I[indice Load] = 25mA est amélioré de 12% par rapport à un convertisseur avec un temps mort fixe de T[indice DLH] = T[indice DHL] = 12ns. / Power management systems require power converters to provide appropriate power conversion for various purposes. Class D power amplifiers, half and full bridges, class E power amplifiers, buck converters, and boost converters are different types of power converters. Power efficiency and density are two prominent specifications for designing a power converter. For example, in implantable devices, when power is harvested from the main source, buck or boost power converters are required to receive the power from the input and deliver clean power to different parts of the system. In charge stations of electric cars, new cell phones, neural stimulators, and so on, power is transmitted wirelessly, and Class E power amplifiers are developed to accomplish this task. In headphone or speaker driver applications, Class D power amplifiers are an excellent choice due to their great efficiency. In sensor interfaces, half and full bridges are the appropriate interfaces between the low- and high-power sides of systems. In automotive applications, the sensor interface receives the signal from the low-power side and transmits it to a network on the high-power side. In addition, the sensor interface must receive a signal from the high-power side and convert it down to the low-power side. All the above-summarized systems require a particular gate driver to be included in the circuits depending on the applications. The gate drivers generally consist of the level-up shifter, the level-down shifter, a buffer chain, an under-voltage lock-out circuit, a deadtime circuit, logic gates, the Schmitt trigger, and a bootstrap mechanism. These circuits are necessary to achieve the proper functionality of the power converter systems. A reconfigurable gate driver would support a wide range of power converters with variable input voltage V[subscript IN] and output current I[subscript Load]. The goal of this project is to intensively investigate the causes of different losses in power converters and then propose novel circuits and methodologies in the different circuits of gate drivers to achieve power conversion with high-power efficiency and density. We propose novel deadtime circuits, level-up shifter, and level-down shifter with new topologies that were fully characterized experimentally. Furthermore, the mathematical equation for optimum deadtimes for the high and low sides of a buck converter is derived and proven experimentally. The proposed custom integrated circuits and methodologies are validated with different power converters, such as half bridge and open loop buck converters, using off-the-shelf components to demonstrate their superiority over traditional solutions. The main contributions of this research have been presented in seven high prestigious conferences, three peer-reviewed articles, which have been published or submitted, and one invention disclosure. An important contribution of this research work is the proposal of a novel custom integrated CMOS active non-overlapping signal generator, which was fabricated using the 0.35−µm AMS technology and consumes 16.8mW from a 3.3−V supply voltage to appropriately drive the low and high sides of the half bridge to remove the shoot-through. The fabricated chip is validated experimentally with a half bridge, which was implemented with off-the-shelf components and driving a R-L load. Measurement results show a 40% reduction in the total loss of a 45 − V input 1 − MHz half bridge compared with the half bridge operation without our custom integrated circuit. The main circuit of high-side gate driver is the level-up shifter, which provides a signal with a large amplitude for the high-side power switch. A new level shifter structure with minimal propagation delay must be presented. We propose a novel level shifter topology for the high side of gate drivers to produce efficient power converters. The LS shows measured propagation delays of 7.6ns. The measured results demonstrate the operation of the presented circuit over the frequency range of 1MHz to 130MHz. The fabricated circuit consumes 31.5pW of static power and 3.4pJ of energy per transition at 1kHz, V[subscript DDL] = 0.8V , V[subscript DDH] = 3.0V , and capacitive load C[subscript L] = 0.1pF. The measured total power consumption versus the capacitive load from 0.1pF to 100nF is reported. Another new level-down shifter is proposed to be used on the low side of gate drivers. Another new level-down shifter is proposed to be used on the low side of gate drivers. This circuit is also required in the Rₓ part of the data bus network to receive the high-voltage signal from the network and deliver a signal with a low amplitude to the low-voltage part. An essential contribution of this work is the proposal of a single supply reconfigurable level-down shifter. The proposed circuit successfully drives a range of capacitive load from 10fF to 350pF. The presented circuit consumes static and dynamic powers of 62.37pW and 108.9µW, respectively, from a 3.3 − V supply when working at 1MHz and drives a 10pF capacitive load. The post-layout simulation results show that the fall and rise propagation delays in the three configurations are in the range of 0.54 − 26.5ns and 11.2 − 117.2ns, respectively. Its core occupies an area of 80µm × 100µm. Indeed, the deadtimes for the high and low sides vary due to the difference in the operation of the high- and low-side power switches, which are under hard and soft switching, respectively. Therefore, an asymmetric reconfigurable deadtime generator must be added to the traditional gate drivers to achieve efficient conversion. Notably, the optimal asymmetric deadtime for the high and low sides of GaN-based power converters must be provided by a reconfigurable gate driver to achieve efficient design. The optimum deadtime for power converters depends on the topology. Another important contribution of this work is the derivation of an accurate equation of optimum deadtime for a buck converter. The custom fabricated reconfigurable asymmetric deadtime generator is connected to a buck converter to validate the operation of the proposed circuit and the derived equation. The efficiency of a typical buck converter with minimum T[subscript DLH] and optimal T[subscript DHL] (based on the derived equation) at I[subscript Load] = 25mA is improved by 12% compared to a converter with a fixed deadtime of T[subscript DLH] = T[subscript DHL] = 12ns.

L’électronique de puissance a pénétré depuis quelques décennies les applications à forte puissance dans de nombreux domaines de l’industrie électrique. Au-delà de l’apparition des technologies d’interrupteur à forte puissance commutable en moyenne tension, ces applications imposaient également des avancées dans le domaine des topologies de convertisseurs statiques : les principaux défis à affronter concernaient l’atteinte de niveaux de tension compatibles avec le domaine de puissance des applications, l’augmentation de la fréquence de commutation apparente en sortie afin d’augmenter la bande passante de la commande, de réduire la taille des éléments de filtrage et de limiter les harmoniques de courant injectés dans le réseau d’alimentation. Les topologies de convertisseurs modulaires multiniveaux (MMC) sont issues de cette problématique de recherche : elles permettent grâce à l’association de cellules de commutation d’atteindre des niveaux de tension exploitables en grande puissance avec les technologies d’interrupteurs existantes, de limiter les fréquences et les pertes de commutation des interrupteurs élémentaires tout en maîtrisant la distorsion harmonique totale (THD). La modularité, la redondance, les degrés de liberté et les fonctionnalités des MMC leur permettent aussi d’augmenter la tolérance aux défauts. Ils pénètrent à présent une large gamme d'applications comme le transport à courant continu en haute tension (HVDC), les systèmes d'énergie renouvelable, les entraînements à vitesse variables de grande puissance, la traction ferroviaire et maritime ainsi que des applications spécifiques très contraignantes en matière de performance dynamique comme les systèmes d’alimentation des électro-aimants dans les accélérateurs de particules. Les topologies MMC sont composées de cellules de commutation élémentaires utilisant des interrupteurs électroniques tels que le Thyristor à Commande Intégrée (IGCT) standard ou les dernières génération d’IGBT. Les convertisseurs MMC ont fait l’objet de nombreux travaux de recherche et de développement en ce qui concerne les topologies, la modélisation et le calcul du fonctionnement en régime permanent et transitoire, le calcul des pertes, le contenu harmonique des grandeurs électriques et les systèmes de commande et de régulation. Par contre le dimensionnement de ces structures est rarement abordé dans les travaux publiés. Comme la grande majorité des topologies de convertisseurs statiques, les convertisseurs MMC sont composés non seulement d’interrupteurs mais aussi d’organes de stockage d’énergie de type composants diélectriques (condensateurs) et magnétiques (inductances, coupleurs) qui sont essentiels pour assurer la conversion des grandeurs électriques en entrée et en sortie. Ces composants ont une forte influence sur la taille, le volume et le rendement des convertisseurs et le dimensionnement optimal de ces derniers résulte souvent de compromis entre la taille des composants passifs, la fréquence et la puissance commutable par les interrupteurs élémentaires. Le travail de recherche présenté dans ce mémoire concerne le développement d’une méthodologie de dimensionnement optimal et global des MMC intégrant les composants actifs et passifs, respectant les contraintes des spécifications de l’application et maximisant certains objectifs de performance. Cette méthodologie est utilisée pour analyser divers compromis entre le rendement global du convertisseur et sa masse, voire son volume. Ces divers scénarios peuvent être également traduits en termes de coût si l’utilisateur dispose du prix des composants disponibles. Diverses solutions concurrentes mettant en œuvre un nombre de cellules spécifique adaptées à des interrupteurs de caractéristiques différentes en termes de calibre de tension, de courant et de pertes associés peuvent ainsi être comparées sur la base de spécifications d’entrée-sortie identiques. La méthodologie est appliquée au dimensionnement d’un convertisseur MMC utilisé comme étage d’entrée (« Active Front-end » : AFE) d’une alimentation d’électro-aimant pulsée de grande puissance. Dans une première partie, une méthode de calcul rapide, précise et générique du régime permanent du convertisseur MMC est développée. Elle présente la particularité de prendre en compte la fréquence de commutation contrairement aux approches conventionnelles utilisant la modélisation en valeurs moyennes. Cet outil se révèle très utile dans l’évaluation du contenu harmonique qui est contraint par les spécifications, il constitue le cœur de l’environnement de conception du convertisseur. Contrairement aux convertisseurs conventionnels, il existe des courants de circulation dans les convertisseurs MMC qui les rendent complexe à analyser. Les inductances de limitation incorporées dans les bras de la topologie sont généralement volumineux et pénalisants en termes de volume et de masse. Il est courant d’utiliser des inductances couplées afin de réduire l'ondulation , la THD et la masse. Dans le travail présenté, un circuit équivalent des inductances couplée tenant compte de l'effet de saturation est développé et intégré à l’environnement. L’utilisation d’inductances couplée augmente la complexité de l'analyse du fonctionnement et la précision de leur méthode de dimensionnement est critique pour l’optimisation globale du convertisseur. Un modèle analytique de dimensionnement de ces composants a été développé et intégré dans l’environnement ainsi qu’un modèle de complexité supérieure qui utilise le calcul des champs par éléments finis. La méthodologie de conception optimale et globale proposée utilise une procédure d’optimisation non linéaire avec contraintes qui pilote l’outil de calcul de régime permanent, le modèles de dimensionnements à plusieurs niveaux de complexité des composants passifs ainsi que d’autres modules permettant de quantifier les régimes de défaut. Pour pallier à la précision réduite des modèles analytiques, une approche d'optimisation hybride est également implantée dans l’environnement. Dans la boucle d'optimisation hybride, le modèle de dimensionnement des inductances peut être corrigé par le modèle de complexité supérieure qui utilise le calcul des champs. On obtient ainsi un meilleure compromis entre la précision de la solution optimale et le temps de convergence de la méthode itérative d’optimisation globale. / In the last decades, power electronics has penetrated high power applications in many areas of the electrical industry. After the emergence of high-voltage semiconductor switch technologies these applications also required advances in the field of static converter topologies: The main challenges were to achieve voltage levels compatible with the application power domain, to increase the apparent switching frequency at the output, to increase the control bandwidth, to reduce the size of the elements of filtering and of limiting the current harmonics injected into the supply network. The topologies of multi-level modular converters (MMC) are based on this research problem: they enable the use of switching cells to achieve high power levels that can be used with existing switch technologies, frequencies and switching losses of the elementary switches while controlling the total harmonic distortion (THD). Modularity, redundancy, degrees of freedom and MMC functionality also allow them to increase fault tolerance. They now penetrated a wide range of applications, such as high-voltage DC (HVDC), renewable energy systems, high-speed variable speed drives, rail and marine traction, and very specific applications in terms of dynamic performance such as electromagnet power systems in particle accelerators. MMC topologies are composed of elementary switching cells using electronic switches such as the standard Integrated Control Thyristor (IGCT) or the latest generation of IGBTs. MMC converters have been the subject of extensive research and development work on topologies, modeling, and calculation of steady-state and transient operation, loss calculation, the harmonic content of electrical quantities and systems control and regulation functions. On the other hand, the dimensioning methodology of these structures is rarely addressed in the published works. Like most static converter topologies, MMC converters are composed not only of switches but also passive components of energy storage devices (capacitors) and magnetic (inductors, couplers) that are essential to ensure the conversion of the input and output electrical quantities. These components have a strong influence on the size, the volume and the efficiency of the converters and the optimal dimensioning of the latter often result from a compromise between the size of the passive components, the frequency and the power switchable by the elementary switches. The research presented in this thesis concerns the development of an optimal and comprehensive design methodology for MMCs integrating active and passive components, respecting the constraints of the application specifications and maximizing certain performance objectives. This methodology is used to analyze the various trade-off between the overall efficiency of the converter and its mass, or even its volume. These various scenarios can also be translated into cost if the user has the price of the available components. Various competing solutions using a specific number of cells adapted to switches with different characteristics in terms of voltage, current, and associated losses can thus be compared on the basis of identical input-output specifications. The methodology is applied to the dimensioning of an MMC converter used as an active front-end (AFE) input of a high-power pulsed solenoid power supply. In the first part, a fast, precise and generic method for calculating the steady-state model of MMC converter is developed. It has the particularity of taking into account the switching frequency as opposed to conventional approaches using modeling in mean values. This tool is very useful in evaluating the harmonic content that is constrained by the specifications, it is the heart of the design environment of the converter. Unlike conventional converters, there are circulation currents in MMC converter structure that make it complex to analyze. The inductors which are used in the arms of the topology are generally bulky and expensive in terms of volume and mass. It is common to use coupled inductors to reduce ripple, THD, and mass. In the presented work, an equivalent circuit of coupled inductances considering the saturation effect is developed and integrated. The use of coupled inductors increases the complexity of the analysis and the precision of its sizing method is critical for the overall optimization of the converter. An analytical model for the dimensioning of these components has been developed and integrated as well as a higher complexity model which uses the finite element method calculation. The proposed optimal and global design methodology uses a nonlinear optimization procedure with constraints that drive the steady-state computing tool, multi-level design models of passive component complexity, and other modules to quantify the fault state. To compensate the low precision of the analytical models, a hybrid optimization approach is also implemented. In the hybrid optimization loop, the inductance-sizing model can be corrected by the higher complexity model that uses finite element computation. A better compromise is thus obtained between the precision of the optimal results and convergence time of the iterative global optimization method.

Titre de l'écran-titre (visionné le 8 mai 2023) / Ce mémoire présente une analyse technico-économique des convertisseurs de puissance associés aux systèmes de stockage d'énergie par batterie. Trois convertisseurs de puissance ont été modélisés en prenant en compte notamment la résistance interne de la batterie et les fluctuations de la tension aux bornes du système de stockage. Il s'agit plus précisément d'un convertisseur DC/DC, d'un convertisseur DC/AC triphasé à deux niveaux, et d'un convertisseur triphasé DC/AC multi niveau de la structure NPC. La sélection de ces trois topologies de convertisseurs d'électronique de puissance n'est pas aléatoire et est soumise à certains critères de sélection. Ce choix est justifié tout au long du manuscrit. Les équations de dimensionnement, de calcul des pertes par conduction et par commutation, du rendement ainsi que du taux de distorsion harmonique de ces convertisseurs sont fournies. Les performances en termes de rendement, de pertes et de taux de distorsion harmonique de ces convertisseurs ont été déterminées en prenant en compte le rapport cyclique, la résistance interne du système de stockage, les fluctuations de la tension aux bornes du système de stockage et le type de charge alimentée par le système de stockage. Les résultats de la simulation de ces convertisseurs sur le logiciel Matlab/Simulink sont présentés pour valider la partie théorique. Au-delà des convertisseurs de puissance, ce travail présente également une approche holistique des systèmes de stockage d'énergie par batterie ainsi que de leurs composants. Par ailleurs, deux modèles d'équilibrage de cellules ont été développés sur la base de modèles disponibles dans la littérature. / This work presents a techno-economic analysis of power converters associated with battery energy storage systems. Three power converters are modeled, taking into account factors such as the internal resistance of the battery and voltage fluctuations at the storage system terminals. Specifically, these converters include a DC-DC converter, a two-level three-phase DC/AC converter, and a three-level three-phase NPC DC/AC converter. The selection of these three power electronic converter topologies for modelization is not random but is subject to certain selection criteria, which are justified throughout the manuscript. Equations for sizing, calculating conduction and switching losses, efficiency, and total harmonic distortion for these converters are provided. The performance of these converters in terms of efficiency, losses, and total harmonic distortion is determined taking into account duty cycle, internal resistance of the storage system, voltage fluctuations at the storage system terminals, and the type of load supplied by the storage system. Simulation results for these converters using Matlab/Simulink software are presented to validate the theoretical part. Beyond power converters, this work also presents a holistic approach to battery energy storage systems and their components. Additionally, two cell balancing models are developed based on models available in the literature.

Doctorat en sciences appliquées / info:eu-repo/semantics/nonPublished

Ce mémoire présente une étude sur la simulation en temps réel des réseaux électriques comportant des convertisseurs électronique de puissance, en utilisant deux pas de calcul différents. L'impact du double pas de calcul sur la précision de la simulation est d'abord étudié à l'aide de SimPowerSystems (MATLAB) puis validé en temps différé avec Hypersim, le logiciel de simulation temps réel d'Hydro-Québec. L'impact est étudié par l'observation des formes d'onde, par l'analyse harmonique, ainsi que par les mesures de puissance au point de découplage, entre les deux parties du réseau. La méthode de simulation à double pas de calcul pourrait être implantée, en temps réel, par l'utilisation d'une unité de calcul rapide dans Hypersim. La technologie FPGA « Field Programmable Gate Array » est considérée pour remplir cette fonction et ses caractéristiques sont passées en revue.

Les entraînements électriques à grande plage de vitesse sont des ensembles convertisseur machine qui se caractérisent par un couple à faible vitesse supérieur au couple à haute vitesse, comme dans le cas des applications de traction. Leur performance dépend fortement de la puissance apparente du convertisseur, des impédances de la machine et de la loi de commande utilisée. Les méthodes de conception qui séparent la conception de la machine de celle de l'onduleur et de celle de la loi de commande ne permettent pas toujours de trouver une solution adéquate. Il est donc nécessaire de réaliser une optimisation globale de tout l'ensemble convertisseur - machine - système de contrôle. Lors de l'optimisation, le nombre d'itérations pour arriver à une solution est important et le temps de calcul est un facteur à considérer. Ce travail présente des méthodes analytiques de modélisation adaptées pour l'optimisation des systèmes d'entraînement. Les méthodes se basent sur une modélisation de la machine sous la forme d'un circuit équivalent et une modélisation du convertisseur sous la forme de contraintes de fonctionnement. Elles permettent de calculer rapidement les courants, les tensions, les pertes, le couple, la commande et les performances pour les différents points de fonctionnement du cahier des charges. Ces modèles sont illustrés par des exemples de conception des systèmes de traction et d'un alternateur de voiture. Ce travail présente aussi un analyse des machines polyphasées en mode dégradé en utilisant les modèles développés. / A wide-speed-range electric drive is a system composed of a static converter and an electric motor that produce high torque at low speed and low torque at high speed, as in the case of a traction application. The performance is strongly influenced by the apparent power of the inverter, the impedances of the machine and the control law. The design methods that separate the design of the machine, the static converter and the control law do not always find an adequate solution. It is so necessary to carry a global optimization of the whole system. When optimizing the number of iterations is very important and the computation time is an important factor. This work presents analytic modeling methods suited for the optimization of drive systems. The methods are based in an equivalent circuit machine model and operating constraint model of the static converter. The methods rapidly calculate the currents, voltages, losses, torque, control law and performances of the different operating points of the system design specification. Those models are illustrated with traction system design examples and a car alternator design example. This work also presents an analysis of polyphase machines in fault modes.

Ce travail de recherche présente l’étude, conception et validation d’une topologie de convertisseur de puissance pulsé qui compense la chute de tension pour des modulateurs de type klystron de haute performance. Cette topologie est capable de compenser la chute de tension du banc de condensateur principal et, en même temps, de faire fonctionner le modulateur avec une consommation de puissance constante par rapport au réseau électrique. Ces spécifications sont requises par le projet Compact Linear Collider (CLIC) pour les modulateurs klystron de son Drive Beam. Le dimensionnement du système est effectué à partir d’un outil d’optimisation globale développé à partir des modèles analytiques qui décrivent les performances de chaque composant du système. Tous les modèles sont intégrés dans un processus optimal intermédiaire de conception qui utilise des techniques d’optimisation afin de réaliser un dimensionnement optimal du système. Les performances de cette solution optimale intermédiaire sont alors évaluées à l’aide d’un modèle plus fin basé sur des simulations numériques. Une technique d’optimisation utilisant l’approche «space mapping» est alors mise en oeuvre. Si l’écart entre les performances prédites et les performances simulées est important, des facteurs de correction sont appliqués aux modèles analytiques et le processus d’optimisation est relancé. Cette méthode permet d’obtenir une solution optimale validée par le modèle fin en réduisant le nombre de simulations. La topologie finale sélectionnée pour le cahier des charges du modulateur CLIC est validée expérimentalement sur des prototypes à échelle réduite. Les résultats valident la méthodologie de dimensionnement et respectent les spécifications. / This research work presents the study, design and validation of a pulsed power converter topology that performs accurate voltage droop compensation for high performance klystron modulators. This topology is capable of compensating the voltage droop of the intermediate capacitor bank and, at the same time, it makes possible a constant power consumption operation of the modulator from the utility grid. These two main specifications are required for the Compact Linear Collider (CLIC) Drive Beam klystron modulators. The dimensioning of the system is performed by developing a global optimization design tool. This tool is first based on developed analytical models describing the performances of each system subcomponent. All these models are integrated into an intermediate design environment that uses nonlinear optimization techniques to calculate an optimal dimensioning of the system. The intermediate optimal solution performances are then evaluated using a more accurate model based on numerical simulation. Therefore, an optimization technique using «space mapping» is implemented. If differences between predicted performances and simulated results are non-negligible, correction factors are applied to the analytical models and the optimization process is launched again. This method makes possible to achieve an optimal solution validated by numerical simulation while reducing the number of numerical simulation steps. The selected final topology for the CLIC klystron modulator is experimentally validated using reduced scale prototypes. Results validate the selected methodology and fulfill the specifications.

Ce mémoire présente l'étude de faisabilité d'un simulateur numérique temps réel de convertisseur de puissance à pas multiple utilisant un circuit Field Programmable Gâte Array. Un faible pas de calcul est utilisé pour augmenter la précision de la simulation de l'électronique de puissance et des autres éléments hautes fréquences. La partie sans commutation du réseau étudié est simulée avec un pas de 50 us sur un PowerPC 405D5. La partie rapide, le convertisseur et la modulation de la largeur d'impulsion, utilise un pas de calcul de 5 \xs et est simulée par un circuit FPGA dédié. Le tout est réalisé dans un Virtex II Pro VP30 de Xilinx. Les résultats obtenus avec ce simulateur sont présentés et validés à l'aide de SimPowerSystems (MATLAB). L'effet du découplage entre la partie 50 u,s et la partie 5 p,s est observé. L'ajout d'éléments réactifs aux points de découplage permet de réduire cet effet.

A bord des véhicules électriques (VE) et Hybrides (VEH), les fonctions de tractions sont assurées par des convertisseurs électroniques de puissances. Ces derniers sont constitués de module de puissance (IGBTs ou MOSFETs). Au cours de leur fonctionnement, ces modules sont parfois soumis à de fortes contraintes électriques et thermiques qui amènent à une défaillance ou même à une destruction. Le premier objectif sera de réaliser un banc expérimentale permettant d'étudier le vieillissement des modules IGBTs en régîmes extrêmes de fonctionnement (mode de court-circuit). Ainsi, nous évaluerons les différents indicateurs de vieillissements permettant de prédire la défaillance du composant. Il sera question aussi de suivre le vieillissement ou une dégradation initié sur les composants IGBTs par thermographie infrarouge. Le second objectif sera de modéliser et simuler par éléments finis différentes structures d'IGBTs, afin de valider les modèles en fonctionnement statique et dynamique. L'avantage de l'approche multicellulaire par rapport à l'approche unicellulaire sera mis en avant.