Ces travaux de thèse portent sur la fabrication de via traversants conducteurs, brique technologique indispensable pour l’intégration des composants microélectroniques en 3 dimensions. Pour ce faire, une voie « tout-électrochimique » a été explorée en raison de son faible coût de fabrication par rapport aux techniques par voie chimique sèche. Ainsi, la gravure de macropores ordonnés traversants a été réalisée par anodisation du silicium en présence d’acide fluorhydrique puis leur remplissage de cuivre par dépôt électrochimique. L’objectif est de faire du silicium macroporeux une alternative crédible à la gravure sèche (DRIE) pour la structuration du silicium.Les conditions de gravure de matrices de macropores ordonnés traversants ont été étudiées à la fois dans des substrats silicium de type n et p faiblement dopés. La composition de l’électrolyte ainsi que le motif des matrices ont été optimisés afin de garantir la gravure de via traversants de forte densité et à facteur de forme élevé. Une fois gravés, les via traversant ont été remplis de cuivre. En optimisant ces paramètres une résistance minimale égale à 32 mΩ/via (soit 1,06 fois la résistivité théorique du cuivre à 20°C) a été mesurée. / These thesis works deal with the achievement of Through Silicon Via (TSV) essential technological issue for microelectronic device 3D integration. For this purpose, we opted for a “full-electrochemical” way of TSV production because of lower fabrication costs as compared to dry etching and deposition techniques. Indeed, ordered through silicon macropores were carried out by silicon anodization in hydrofluoric acid-containing solution and then filled by copper electrochemical deposition. The main objective is to determine if the macroporous silicon arrays can be a viable alternative as Deep Reactive Ion Etching (DRIE).The etching parameters of through silicon macropore arrays were studied both in low-doped n- and p-type silicon. The electrolyte composition as well as the density of the initiation sites was optimized to enable the growth of high aspect ratio, high density through silicon ordered macropores. After silicon anodization, through via were filled with copper. By optimizing the copper deposition parameters (bath composition and applied potential), the resistance per via was measured equal to 32 mΩ (i.e. 1.06 times higher than the theoretical copper bulk resistivity).

Die Entwicklung der Mikroelektronik wird durch eine fortschreitende Miniaturisierung der Bauelemente geprägt. Infolge einer Reduzierung der Querschnittflächen von Leitbahnstrukturen erhöht sich die elektrische Leistungsdichte und das Metallisierungssystem bestimmt zunehmend die Übertragungsgeschwindigkeiten. Kupfer repräsentiert hierbei das verbreitetste Leitbahnmaterial und wird vorwiegend mittels elektrochemischer Abscheidung in vergrabene Damaszen-Strukturen eingebracht. Die vorliegende Dissertation beschreibt Möglichkeiten für eine Optimierung von Kupferleitbahnen für höchstintegrierte Schaltkreise. Von besonderem Interesse sind hierbei die Gefügequalität und der Reinheitsgrad. Es erfolgen umfangreiche werkstoffanalytische und elektrochemische Untersuchungen zur Charakterisierung von Depositionsmechanismen, des Einbaus von Fremdstoffen, des Mikrogefüges nach der Abscheidung und der Mikrogefügeumwandlung. In einem abschließenden Forschungsschwerpunkt werden Kupfer-Damaszen-Teststrukturen mit unterschiedlichen Gehalten nichtmetallischer Verunreinigungen hergestellt und entsprechenden Lebensdauerexperimenten unterzogen. Hierdurch gelingt eine Evaluierung des Einflusses jener Verunreinigungen auf die Elektromigrationsbeständigkeit von Kupferleitbahnen. Die Arbeit umfasst daher das gesamte Spektrum von der Grundlagenforschung bis zur Applikation von elektrochemisch abgeschiedenen Kupferdünnschichtmetallisierungen.