La fabrication des composants semi-conducteurs à base de nitrure de gallium (GaN) connaît actuellement une grande expansion. Ce matériau, par ces propriétés physico-chimiques intéressantes, est un très bon candidat pour la fabrication des composants de puissance à haute fréquence de fonctionnement. Dans la pratique, avant d’intégrer ces composants dans un système électronique, l’analyse de leur fiabilité est une étape nécessaire pour valider la technologie de fabrication utilisée. L’objectif de ce travail est la détermination des mécanismes physiques responsables de la dégradation des performances des Transistors à Haute Mobilité Electronique (HEMT) à base d’hétérostructures AlGaN/GaN et AlInN/GaN. Dans un premier temps, la caractérisation en régime statique des composants, par des mesures de courant et de capacité à différentes températures, nous a permis de repérer certaines anomalies dans les caractéristiques des composants. Cette non-idéalité liée aux effets thermiques semble provenir des mécanismes de piégeage des porteurs par les défauts dans le matériau. Dans le but d’analyser ces mécanismes, des mesures de spectroscopie de défauts profonds (DLTS) ont été effectuées sur la capacité de type Schottky du contact de la grille. L’étape suivante a consisté à mesurer les pièges profonds dans les HEMTs par DLTS en courant de drain, de façon à déterminer quels défauts influencent directement le courant dans ces dispositifs. Cette étude a été effectuée sur différents composants avec différentes géométries pour analyser au mieux le comportement de ces pièges. L’étude du contact de grille est aussi une étape importante pour déterminer les origines de défaillance des composants. Pour cela, nous avons réalisé une étude approfondie sur les différents mécanismes de transport à travers la barrière métal/semi-conducteur. Cette étude nous a permis de conclure sur la stabilité du contact de grille après les tests de vieillissement accélérés. / The manufacture of semiconductor components based on gallium nitride (GaN) is currently undergoing a major expansion. This material, by his physical and chemical attractive properties, is a very good candidate for the manufacture of high power and hign frequency operating components. In practice, before integrating these components in an electronic system, the analysis of reliability is a necessary step to validate the used manufacturing technology. The objective of this work is to determine physical mechanisms responsible for the performance degradation of high electron mobility transistors (HEMT) based on AlGaN/GaN and AlInN/GaN heterostructures. At first, the static characterization of the components, by current and capacitance measurements at different temperatures, allowed us to identify anomalies in the characteristics. This non-ideality due to thermal effects seem to come from the trapping mechanisms of carriers by defects in the material. In order to analyze these mechanisms, deep levels transient spectroscopy measurements(DLTS) were carried out on the Schottky contact of the gate. The next step was to measure the deep traps in HEMTs by DLTS on drain current, in order to identify defects directly related to the current in these devices. This study was performed on different components with different geometries to analyze the behavior of these traps. The study of the gate contact is an important step in determining the origin of component failure. For this, we conducted a deep study on different transport mechanisms across the metal/semiconductor barrier. This study allowed us to conclude on the stability of the gate contact after the accelerated aging tests.

Ce manuscrit expose des travaux effectués entre 1994 et 2004 sur la fiabilité des composants à base de structures MOS et la fiabilité des oxydes ultra-minces de SiO2 (<10nm) utilisés comme isolant de grille dans ces composants. Nous avons établi un lien entre courants de fuite dans l'oxyde (SILC) et injection de porteurs chauds, principalement les trous chauds, dans les oxydes de 3.8 et 4.7nm. La dépendance en champ et en température du SILC soutient un modèle d'effet tunnel assisté par des défauts neutres barycentriques dans l'oxyde, même si une composante partielle de type Schottky est identifiable. Pour les claquages de type Soft-breakdown relevés, nous avons proposé un modèle simple, fondé sur un rétrécissement local de l'épaisseur d'oxyde. Le phénomène LVSILC, typique de la structure MOS en déplétion, est mis en évidence suite à des stress à tension constante pour des oxydes entre 2.5 et 1.2 nm. Nous proposons de l'interpréter comme un effet tunnel assisté par des niveaux proches des bandes de conduction ou de valence de la densité d'états d'interface. Les mécanismes de génération sont principalement déterminés par l'énergie des porteurs injectés (y compris dans le cas d'injections de porteurs chauds), et génèrent une loi d'accélération en VG pour le vieillissement en mode tunnel direct. On établit une loi générale, donnant la probabilité de création de défauts en fonction des paramètres qui déterminent l'énergie des porteurs injectés. <br />Nos études sur les porteurs chauds nous ont aussi amené à étudier la fiabilité de transistor MOSFET lors de contraintes dynamiques (AC), caractéristiques des séquences de polarisation en mode normal de fonctionnement. Le résultat pratique de ce travail est la mise en oeuvre d'une méthodologie s'inspirant de l'hypothèse quasi-statique pour la prévision des durées de vie AC. Cette méthodologie, éprouvée et comparée aux résultats de mesure dans un certains nombre de cas où sa validité est reconnue, est appliquée au cas plus complexe du transistor de passage NMOS. L'accord reste satisfaisant, mais nous avons également mis en évidence les limitations de cette technique lors de séquences faisant intervenir des relaxations, des périodes de dépiégegage ou des dégradations bi-directionnelles.<br />Concernant le lien entre les étapes du procédé et la fiabilité, nous avons étudié l'influence d'une étape d'implantation ionique à haute énergie, qui induit un dégât dans le volume du semi-conducteur détecté électriquement par C(V), mais aussi des courants de fuite similaires au SILC (IILC Implantation Induced Leakage Current). Nous avons mis au point une méthodologie optimisée de détection du Wafer Charging, utilisant des injections très courtes de porteurs chauds (au pic de courant électronique) dans le transistor PMOS. Cette méthode s'est révélée plus sensible et plus révélatrice que les injections pratiquées en régime Fowler-Nordheim ou la simple étude paramétrique pour détecter les défauts latents issus du charging dans les oxydes minces. Enfin, nous avons identifié par DLTS les défauts issus d'une contamination au Fer dans le Silicium (paire Fe-B et Fer interstitiel Fei) et avons observé la re-transformation spontanée du Fei en paire Fe-B en quelques heures.