Submitted by Reginaldo Soares de Freitas (reginaldo.freitas@ufv.br) on 2016-05-30T11:43:41Z No. of bitstreams: 1 texto completo.pdf: 6160279 bytes, checksum: 112e89931d722b2d0da457b439f43269 (MD5) / Made available in DSpace on 2016-05-30T11:43:41Z (GMT). No. of bitstreams: 1 texto completo.pdf: 6160279 bytes, checksum: 112e89931d722b2d0da457b439f43269 (MD5) Previous issue date: 2012-08-02 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior / A batata e o tomate estão entre os alimentos mais consumidos no Brasil e suas produtividades são muito afetadas pelas doenças fúngicas, as quais, dependendo das condições climáticas e do tipo de controle realizado em campo, levam à perda de toda uma lavoura em poucos dias. Com isso, tornam-se mais frequentes as pesquisas na área da fitopatologia, com vistas a reduzir o impacto dos fungos sobre tais culturas. O manejo integrado de doenças, juntamente com o avanço da tecnologia na área eletrônica, é uma união determinante no momento de minimizar ou erradicar tal problema. Um dos fatores que afetam a incidência de doença é o molhamento foliar, pois relaciona-se com o desenvolvimento dos patógenos e, apesar dos avanços nas pesquisas, é ainda de difícil determinação com exatidão em condições de campo. Com isso, desenvolveu-se um sensor de molhamento foliar, estudando-se as influências da resistência elétrica que condiciona seu sinal e altera o tempo de vida útil, da camada de tinta protetora sobre a resposta do sensor e, utilização do sensor em duas safras. Estudou-se a variabilidade de 24 sensores em paralelo, criando-se três aquisidoras eletrônicas para registro e análise dos dados, concluindo-se que a resistência elétrica ideal é de 8,2 MΩ para uma menor variabilidade e maior durabilidade dos sensores, e com três camadas de tinta de proteção e tratamento térmico. Sua reutilização entre duas safras não influenciou significativamente sua variabilidade. Utilizando três desses sensores por equipamento, além de um termômetro e um higrômetro, desenvolveu-se uma estação meteorológica automática para alerta de doença em plantas, reduzindo sua complexidade no uso diário, aumentando a confiabilidade de suas leituras e estimativas, facilitando sua aquisição e manutenção, pela simplicidade e operacionalidade. O sistema foi instalado e testado em condições de campo para as culturas da batata e tomate na Chapada Diamantina-BA, estimando a severidade da doença de forma objetiva e operacional. Observou-se a operacionalidade do equipamento, com um manuseio simplificado e dessa forma confiável para as condições do sistema no campo. / Potatoes and tomatoes are among the most consumed foods in Brazil and their productivities are very affected by fungal diseases, which, depending on weather conditions and on the type of control performed in the field, lead to loss of an entire crop in a few days. Therefore, researches in the area of phytopathology have become more frequent in order to reduce the impact of fungi on such crops. The integrated management of diseases, along with the advancement of electronics technology, is a crucial union when it comes to minimize or eliminate this problem. One of the factors that affect the incidence of disease is leaf wetness, since it is related to the development of pathogens and, despite advances in research, it is still difficult to determine with accuracy in field conditions. In order to solve this problem, we developed a leaf wetness sensor, by studying the influences of electrical resistance which determines their sign and changes their life cycle, of the protective ink layer on the sensor response, and using the same sensor in two crops. We studied the variability of 24 sensors in parallel, by creating three datalogger to record and analyze data, concluding that the electrical resistance of 8.2 M is ideal for a smaller variability and durability of the sensors, and three layers of paint protection and heat treatment. Reusing the same sensor between two crops did not significantly influence its variability. Using three of these sensors for equipment, besides a thermometer and a hygrometer, we developed an automatic weather station for plants disease warning, reducing their complexity in everyday use, increasing the reliability of their readings and estimates, facilitating their acquisition and maintenance by simplicity and operability. The system was installed and tested in field conditions for crops of potatoes and tomatoes in Chapada Diamantina, Bahia/Brazil, estimating disease severity objectively and operational. We observed the functionality of the equipment, with a simplified handling and, therefore, its reliability for the conditions of the system in the field.

Controle de processos é uma das muitas aplicações que aproveitam as vantagens do uso da teoria de conjuntos nebulosos. Nesse tipo de aplicação, o controlador é, geralmente, embutido no dispositivo controlado. Esta dissertação propõe uma arquitetura reconfigurável eficiente para controladores nebulosos embutidos. A arquitetura é parametrizável, de tal forma, que permite a configuração do controlador para que este possa ser usado na implementação de qualquer aplicação ou modelo nebuloso. Os parâmetros de configuração são: o número de variáveis de entrada (N); o número de variáveis de saída (M); o número de termos linguísticos (Q); e o número total de regras (P). A arquitetura proposta proporciona também a configuração das características que definem as regras e as funções de pertinência de cada variável de entrada e saída, permitindo a escalabilidade do projeto. A composição das premissas e consequentes das regras são configuráveis, de acordo com o controlador nebuloso objetivado. A arquitetura suporta funções de pertinência triangulares, mas pode ser estendida para aceitar outras formas, do tipo trapezoidal, sem grandes modificações. As características das funções de pertinência de cada termo linguístico, podem ser ajustadas de acordo com a definição do controlador nebuloso, permitindo o uso de triângulos. Virtualmente, não há limites máximos do número de regras ou de termos linguísticos empregados no modelo, bem como no número de variáveis de entrada e de saída. A macro-arquitetura do controlador proposto é composta por N blocos de fuzzificação, 1 bloco de inferência, M blocos de defuzzificação e N blocos referentes às características das funções de pertinência. Este último opera apenas durante a configuração do controlador. A função dos blocos de fuzzificação das variáveis de entrada é executada em paralelo, assim como, os cálculos realizados pelos blocos de defuzzificação das variáveis de saída. A paralelização das unidades de fuzzificação e defuzzificação permite acelerar o processo de obtenção da resposta final do controlador. Foram realizadas várias simulações para verificar o correto funcionamento do controlador, especificado em VHDL. Em um segundo momento, para avaliar o desempenho da arquitetura, o controlador foi sintetizado em FPGA e testado em seis aplicações para verificar sua reconfigurabilidade e escalabilidade. Os resultados obtidos foram comparados com os do MATLAB em cada aplicação implementada, para comprovar precisão do controlador. / Process control is one of the many applications that benefits from fuzzy control. In this kind of application, the controller is usually embedded in the controlled device. This dissertation proposes a reconfigurable architecture for efficient embedded fuzzy controllers. The architecture is customizable, as it allows the controller configuration to be used to implement any fuzzy model. The configuration parameters are: the number of input variables (N); the number of output variables (M); the number of linguistic terms (Q); and the total number of rules (P). The proposed architecture also enables the configuration of the characteristics that define the rules and membership functions of each input and output variable, allowing for an optimal scalability of the project. The composition of the antecedent and consequent of the rules are configurable, according to the fuzzy model that is being implemented. A priori, the architecture supports triangular membership functions, but it can be extended to accommodate other forms, such as trapezium, without major modifications. The characteristics of the lines, forming the membership functions of the linguistic terms, can be adjusted according to the definition of the fuzzy model, allowing the use of non-isosceles and isosceles triangles. Virtually, there are no limits on the number of rules or linguistic terms used in the model, as well as the number of input and output variables. The macro-architecture of the proposed controller is composed of N fuzzification blocks, 1 inference block, M defuzzification blocks and N blocks to handle the characteristics of the membership functions. This block operates only during the controller setup. The work done by the fuzzification blocks of the input variables is executed in parallel, as well as the computation performed by the defuzzification blocks of the output variables. The duplication of the fuzzification and defuzzification blocks accelerates the process of yielding the final response of the controller. Several simulations were performed to verify the correct operation of the controller, which is specified in VHDL. In a second stage, to evaluate the controller performance, the architecture was synthesized into a FPGA and tested with six applications to verify the reconfigurability and scalability of the design. The results obtained were compared with the ones obtained from MATLAB for each of the implemented applications, to demonstrate the accuracy of the controller.

Esta dissertaçãoo investiga a utilização de Particle Swarm Optimization (PSO) para a obtenção automática de sistemas fuzzy do tipo Mamdani, tendo como insumo apenas as definições das variáveis do problema, seus domínios e a função objetivo. Neste trabalho utilizam-se algumas técnicas conhecidas na tentativa de minimizar a obtenção de sistemas fuzzy que não sejam coerentes. As principais técnicas usadas são o método de Wang e Mendell, chamado de WM, para auxiliar na obtenção de regras, e os conceitos de clusterização para obtenção das funções de pertinência. Na função de avaliação proposta, considera-se não somente a acurácia do sistema fuzzy, através da medida do erro, mas também a sua interpretabilidade, através da medida da compacidade, que consiste da quantidade de regras e funções membro, da distinguibilidade, que permite evitar que as funções membro não se confundam, e da completude, que permite avaliar que as funções membro abranjam o máximo do domínio. O propósito deste trabalho consiste no desenvolvimento de um algoritmo baseado em PSO, cuja função de avaliação congregue todos esses objetivos. Com parâmetros bem definidos, o algoritmo pode ser utilizado em diversos tipos de problemas sem qualquer alteração, tornando totalmente automática a obtenção de sistemas fuzzy. Com este intuito, o algoritmo proposto é testado utilizando alguns problemas pré-selecionados, que foram classificados em dois grupos, com base no tipo de função: contínua ou discreta. Nos testes com funções contínuas, são utilizados sistemas tridimensionais, com duas variáveis de entrada e uma de saída, enquanto nos testes com funções discretas são utilizados problemas de classificação, sendo um com quatro variáveis e outro com seis variáveis de entrada. Os resultados gerados pelo algoritmo proposto são comparados com aqueles obtidos em outros trabalhos. / This dissertation investigates the use of Particle Swarm Optimization (PSO) to allow automatic modeling of Mamdani fuzzy systems taking as input only the variable definitions, their respective domains and the objective function. This work uses several known techniques to avoid the consideration of invalid fuzzy systems. The main used techniques are the WM method, which is used to generate rules, and the clustering concept, which assists in the generation of the membership functions. The evaluation function proposed considers not only the accuracy of the generated fuzzy system, but also the properties of interpretability and distinguishability. The accuracy of the fuzzy system is measured using the underlaying error. The system interpretability is evaluated using a compactness measure, which consists mainly of the number of employed rules and membership functions, while its distinguishability is quantified using the completeness measure, which consists of measuring how the used membership functions are covering the corresponding domain. The main goal of this work is to develop a PSO-based algorithm that uses a fitness function which congregates all these objectives. With well-defined parameters, the algorithm can be used with different kinds of problems without any change, allowing for a fully automatic generation process of an adequate fuzzy system. In this purpose, the proposed algorithm is tested for some benchmark problems, which are classified in two groups, based on the type of function to be modeled by the yield fuzzy system: completely or partially defined function. In the cases for fully-defined functions, three-dimensional functions are used. These functions have two input variables and one output variable. In the cases for partially-defined functions, two classification problems are used, one having four variables and other six input variables. The results obtained by the proposed algorithm are compared to related work.

Made available in DSpace on 2014-01-28T01:01:26Z (GMT). No. of bitstreams: 1 000453332-Texto+Completo-0.pdf: 3256943 bytes, checksum: 802e693c7d7f8218ab7cad817e183d79 (MD5) Previous issue date: 2013 / With the evolution of CMOS technology, density and proximity between routing lines of integrated circuits (ICs) have increased substantially in the recent years. Slight variations in the manufacturing process, as the undesired connection between adjacent tracks and variations in threshold voltage due to changes in the lithographic process can cause the IC to behave anomalously. In this context, the development of new test methodologies, which are capable of providing high capacity fault detection in order to identify defects, becomes essential. Specifically when manufacturing ICs using technologies below 65nm, the use of test methodologies that aim at detecting delay faults is crucial, thus the production process does not cause a change in the resulting logic circuit's behaviour, but only a change in the circuit's timing. Thereby, this master thesis proposes the development of a methodology for the injection of delay faults in order to extract the delay fault coverage and to analyse the efficiency of existing methodologies for complex ICs. The proposed approach aims at guiding the insertion of delay faults into specific points of the IC. Such insertion points are results of the probabilistic variation in the manufacturing process of large-scale integrated circuits and can be used in modelling delay faults arising from such variations. Through the specification, implementation, validation and assessment of an emulation tool in the Field-Programmable Gate Array (FPGA) it will be possible to understand the degree of robustness of complex integrated systems against delay faults, extract the fault coverage and evaluate the efficiency of both test methodologies and techniques for fault tolerance. / Com a evolução da tecnologia CMOS, a densidade e a proximidade entre as linhas de roteamento dos Circuitos Integrados (CIs) foram incrementadas substancialmente nos últimos anos. Pequenas variações no processo de fabricação, como ligações indesejadas entre trilhas adjacentes e variações no limiar de tensão dos transistores devido a alterações no processo de litografia podem causar um comportamento anômalo no CI. Assim, o desenvolvimento de novas metodologias de teste capazes de proverem uma elevada capacidade de detecção de falhas, oriundas a partir dos mais variados tipos de defeitos de manufatura tornaram-se essenciais nos dias de hoje. Especificamente diante de CIs fabricados a partir de tecnologias abaixo de 65nm, torna-se fundamental o uso de metodologias de teste que visam a detecção de falhas de atraso, pois as variações no processo de produção não manifestam uma alteração lógica no comportamento do circuito resultante, e sim uma alteração na temporização do circuito. Neste contexto, esta dissertação de mestrado propõe o desenvolvimento de uma metodologia de injeção de falhas de atraso com a finalidade de extrair a cobertura de falhas e analisar a eficiência de metodologias de teste desenvolvidas para CIs complexos. A metodologia proposta visa nortear a inserção de falhas de atraso em pontos específicos do CI. Esses pontos de inserção são resultados do estudo de variações probabilística do processo de fabricação de CIs em larga escala e podem ser utilizados na modelagem de falhas de atraso decorrentes dessas variações. Através da especificação, implementação, validação e avaliação de uma ferramenta de emulação em Field Programmable Gate Array (FPGA), será possível avaliar a robustez de sistemas integrados complexos frente a falhas de atraso, extrair a cobertura de falhas e avaliar a eficiência tanto de metodologias de teste quanto de técnicas de tolerância a falhas.

Made available in DSpace on 2013-08-07T18:53:25Z (GMT). No. of bitstreams: 1 000396310-Texto+Completo-0.pdf: 1729266 bytes, checksum: 48934bc9869e2126987507a0889f7bce (MD5) Previous issue date: 2007 / Synchronization plays a crucial role on digital transmission due to its importance for the demodulation in the receiver. This paper proposes a new OFDM frame synchronization method based on a Radial Basis Function (RBF) Artificial Neural Network (ANN). We compare the new approach with the correlation method proposed by Shinsuke Hara and Ranjee Prasad for pilot symbols detection. The obtained results have shown a significant FSER (Frame Synchronization Error Rate) increase for any cyclic prefix. / Um dos problemas de difícil solução em transmissão digital – e talvez o principal deles – é o sincronismo entre transmissor e receptor. Sem um sistema de sincronismo não é possível sequer iniciar o processo de demodulação no receptor. Abordaremos neste trabalho a utilização de Redes Neurais Artificiais do tipo RBF (Funções de Base Radial), para a solução de um aspecto deste problema – o sincronismo de frame em sistemas multiportadora, propondo, assim, um novo método de sincronismo que compararemos com o clássico método de sincronismo de frame por correlação. Os resultados demonstraram uma melhora considerável na FSER (Frame Synchronization Error Rate) do método proposto em relação ao método de sincronismo por correlação, para qualquer duração de intervalo de guarda (IG).

Made available in DSpace on 2013-08-07T18:53:07Z (GMT). No. of bitstreams: 1 000438862-Texto+Completo-0.pdf: 6841213 bytes, checksum: 62ab6904af18caf353f011769efc8178 (MD5) Previous issue date: 2012 / This work proposes a new time and frequency synchronization system for OFDM (Orthogonal Frequency Division Multiplexing) receivers. Presently, the OFDM technique is adopted in nearly all wireless broadband systems (IEEE 802. 16 WiMax, 3GPP-LTE, IEEE 802. 22, etc). It is also used in the ISDB-T digital television system, adopted in Brazil. The proposed synchronization system controls the receiver timing and frequency in a closed loop, adjusting the FFT window delay and the local oscillator frequency. The loop error is measured in the frequency domain, based on reference symbols inserted on pilot carriers in the transmitter. Initialization of the closed loop operating point is performed with base on the guard interval generated at the transmitter. Di erently of the usual sync implementations for OFDM systems, the proposed system actuates in the time domain, instead of the frequency domain. Also, in order to avoid loop instabilities due to the transport delay intrinsic to the OFDM demodulation process, the proposed system uses a prediction algorithm for loop stabilization. / Este trabalho propõe uma nova implementação do sistema de sincronismo de tempo e frequência para receptores OFDM (Orthogonal Frequency Division Multiplexing). A técnica OFDM e utilizada no sistema de TV digital adotado no Brasil (ISDB-T), bem como na quase totalidade das tecnologias para wireless broadband atualmente no mercado (IEEE 802. 16 WiMax, 3GPP-LTE, IEEE 802. 22, etc). O sistema de sincronismo aqui proposto controla frequência e timing do receptor em malha fechada, atuando no atraso ou no adiantamento dos dados na entrada da FFT e na frequência do oscilador local. A medição do erro da malha e efetuada no domínio frequência, tendo como referência símbolos pilotos inseridos em frequência no sinal transmitido. A inicialização do ponto de operação da malha fechada e baseado no intervalo de guarda inserido no sinal pelo transmissor. Ao contrario das implementações usuais para sincronismo em sistemas OFDM, a atuação do sistema e no domínio tempo, e não no domínio frequência. Ainda, para evitar instabilidade da malha dado o atraso de transporte intrínseco na demodulacão de um sinal OFDM, esta é estabilizada através de algoritmo de predição.

Made available in DSpace on 2013-08-07T18:53:09Z (GMT). No. of bitstreams: 1 000401159-Texto+Completo-0.pdf: 1350514 bytes, checksum: a80adfba20e2f179cd42e2349e024aa1 (MD5) Previous issue date: 2008 / In this work we design and implement a Viterbi convolutional decoder with Soft- Decision and bit interleaving for digital communication systems based upon quadrature amplitude modulation. This decoder is part of researches of a Sistema Brasileiro de Televisão Digital subsystem, called “Modulação Inovadora” developed integrally in the Centro de Pesquisa em Tecnologias Wireless (CPTW) of Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS). The Sistema Brasileiro de Televisão Digital was established by the Nº4. 901 Brazilian government decree of November 27th of 2003. Since PUCRS got the “Modulação Inovadora” project incumbency, the CPTW’s R&D crew decided to use just cutting edge techniques to compose the most advanced and reliable modulator as possible. In this way was decided to use Soft-Decision as the mode of operation of the Viterbi decoding and that’s the reason why this work treat about this theme. It is important to say that is very difficult or almost impossible find references (books about wireless technologies or scientific and technical papers) that show or indicate the way for the practical implementation of a Viterbi decoder with these specific high performance characteristics. This implementation just was possible by the inferences made over academic papers published by world respected publications as the IEEE (The Institute of Electrical and Electronics Engineers), hypothesis tests in laboratory and practical experiments. All that work was made inside the Laboratório de Sistemas Wireless (LSW) of CPTW during the master degree entailed to the “Modulação Inovadora” project. The research results were very important for the fast and successful subsequent developments in the CPTW, as the ISDB-T modulator and demodulator. The ISDB-T system is the Japanese broadcast digital television system that Brazil adopted as the Brazilian terrestrial digital television broadcast standard. The CPTW got the “Desenvolvimento de Moduladores para Broadcast de Sinais de TV Digital” project development incumbency with the contract “Concessão de Colaboração Financeira Não- Reembolsável No. 06. 2. 1194. 1. 4” signed with the Banco Nacional de Desenvolvimento Econômico e Social (BNDES). In this contract the CPTW assumed the compromise of developing one ISDB-T modulator over an field programmable gate array (FPGA) platform to be later converted to an dedicated integrated circuit (ASIC). To do so all the concepts and knowledge obtained in these work was decisive important to develop the ISDB-T modulator and one validation test ISDB-T demodulator. / Esta dissertação versa sobre a análise, o projeto e a implementação de um decodificador convolucional de Viterbi com Soft-Decision precedido por bit interleaving, visando a aplicação em sistemas de comunicação digital com modulação M-QAM. O decodificador implementado é parte do processo de desenvolvimento do sub-sistema de “Modulação inovadora” do Sistema Brasileiro de Televisão Digital (SBTVD), instituído pelo decreto Nº4. 901, de 27 de novembro de 2003. O subsistema “Modulação inovadora” foi desenvolvido no Centro de Pesquisas em Tecnologias Wireless (CPTW) da Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS). Tendo a PUCRS recebido do governo brasileiro a incumbência do desenvolvimento do subsistema de “Modulação inovadora”, a equipe de P&D do CPTW decidiu que o codificador de canal do sistema em desenvolvimento deveria incluir Soft-Decision em conjunto com bit-interleaving, para efeito de maximizar o desempenho operacional do sistema. Esta é, portanto, a razão da escolha do tema desta dissertação. É interessante aqui observar a dificuldade de se encontrar, para não dizer a inexistência de literatura (tanto em livros quanto em publicações acadêmicas) indicando diretivas efetivas que auxiliem na implementação prática deste decodificador. Esta implementação só foi possível a partir de inferências sobre textos acadêmicos publicados em veículos conceituados como o IEEE (The Institute of Electrical and Electronics Engeneers), e a partir de experimentação prática e de testes de hipóteses em laboratório, trabalho este executado durante as atividades de pesquisa no Laboratório de Sistemas Wireless (LSW) do CPTW, vinculado a este mestrado. Os resultados obtidos a partir do desenvolvimento destes estudos foram, também, de vital importância para o rápido e bem sucedido desenvolvimento do projeto do codificador e decodificador de canal do sistema ISDB-T. O sistema ISDB-T, japonês, foi o sistema escolhido pelo governo brasileiro para ser o sistema de televisão digital aberta adotado no Brasil. O CPTW da PUCRS recebeu do governo a incumbência de desenvolver o projeto “Desenvolvimento de Moduladores para Broadcast de Sinais de TV Digital” através do contrato “Concessão de Colaboração Financeira Não-Reembolsável No. 06. 2. 1194. 1. 4” com o Banco Nacional de Desenvolvimento do Econômico e Social (BNDES), projeto este que prevê a concepção e execução de um modulador ISDB-T em lógica programável, para posterior conversão em um chip dedicado. A construção deste modulador implica necessariamente na construção de um demodulador, para efeito de validação do projeto, tendo sido, desta forma, utilizados todos os conceitos, conhecimentos e resultados obtidos a partir do trabalho de pesquisa que originou esta dissertação.

Made available in DSpace on 2013-08-07T18:53:10Z (GMT). No. of bitstreams: 1 000385283-Texto+Completo-0.pdf: 3365473 bytes, checksum: 6d08f2f5bffa95bda247cae13c41e5d7 (MD5) Previous issue date: 2006 / The always increasing number of critical applications requiring real time systems associated with integrated circuits, high density and the progressive system power supply reduction, has made embedded systems more sensitive to the occurrence of transient faults. Techniques that explore the robustness increase in integrated circuits (SoC) by means of increasing the clock duty-cycle generated by the PLL block, in order to accommodate eventual undesired delays through the logic [1] are possible solutions to increase electronic systems reliability. It is said that such systems use “error avoidance” techniques. Other techniques whose goal is not to avoid fault occurrence, but instead, to detect them, are said “error detection” techniques. This work is focused on the second type of techniques in order to increase electronic systems reliability. In other words, this work proposes the development new techniques to perform fault detection at system runtime. Real-time systems depend not only on the logical computation result, but also on the time at which these results are produced. In this scenario, many tasks are executed and the efficient time scheduling is a great concern. During system execution in electromagnetic interference (EMI) exposed environments, there is the large probability of transient faults occurrence. Thus, the use of fault detection techniques prevents faults from propagating through the system till primary outputs and them producing systems defect (and/or compromising the time characteristic of the system). Basically, these detection techniques are classified in two main categories: solutions based on software and solutions based on hardware. In this context, the goal of this work is to specify and to implement a solution based on software techniques (described in C language and inserted in the RTOS kernel) and/or hardware (described in VHDL language and connected on the processor bus) that is capable of performing real time detection of eventual errors in Systems-on-Chips. The faults considered in this work are these that affect the correct processor control flow. The proposed solution is innovative int the sense of having as target systems, those operating is a preemptive multitasking RTOS environment. Therefore, the proposed techniques perform fault detection based on a hybrid solution that combines software (YACCA [2,3]) with hardware (WDT [4,5], OSLC [6,7] and SEIS [8,9,10]). Several system versions have been proposed and implemented. Then, they were validated in on electromagnetic environment according to the standard IEC 62132-2 [11], witch defines rules for testing integrated circuits under radiated EMI. The obtained results demonstrate that the proposed methodology is very efficient, since it yields a high fault detection coverage higher than those proposed by other methodology on the literature. In other works, the proposed work associates the smallest system performance degradation with the smallest memory overhead and the highest fault detection coverage. / Nos últimos anos, o crescente aumento do número de aplicações críticas envolvendo sistemas de tempo real aliado ao aumento da densidade dos circuitos integrados e a redução progressiva da tensão de alimentação, tornou os sistemas embarcados cada vez mais susceptíveis à ocorrência de falhas transientes. Técnicas que exploram o aumento da robustez de sistemas em componentes integrados (SoC) através do aumento do ciclo de trabalho do sinal de relógio gerado por um bloco PLL para acomodar eventuais atrasos indesejados da lógica [1] são possíveis soluções para aumentar a confiabilidade de sistemas eletrônicos. Diz-se que estes sistemas utilizam técnicas de “error avoidance”. Outras técnicas cujo objetivo não é o de evitar falhas, mas sim o de detectá-las, são ditas técnicas de “error detection”. Este trabalho aborda esse segundo tipo de técnica para aumentar a confiabilidade de sistemas eletrônicos; ou seja, aborda o desenvolvimento de técnicas que realizam a detecção de erros em tempo de execução do sistema. Sistemas de tempo real não dependem somente do resultado lógico de computação, mas também no tempo em que os resultados são produzidos. Neste cenário, diversas tarefas são executadas e o escalonamento destas em função de restrições temporais é um tema de grande importância. Durante o funcionamento destes sistemas em ambientes expostos à interferência eletromagnética (EMI), existe a enorme probabilidade de ocorrerem falhas transientes. Assim, a utilização de técnicas capazes de detectar erros evita que dados errôneos se propaguem pelo sistema até atingir as saídas e portanto, produzindo um defeito e/ou comprometendo a característica temporal do sistema. Basicamente, as técnicas de detecção são classificadas em duas categorias: soluções baseadas em software e soluções baseadas em hardware. Neste contexto, o objetivo principal deste trabalho é especificar e implementar uma solução baseada em software (descrito em linguagem C e inserida no núcleo do Sistema Operacional de Tempo Real - RTOS) ou baseada em hardware (descrito em linguagem VHDL e conectada no barramento do processador) capaz de detectar em tempo de execução eventuais erros devido a falhas ocorridas no sistema. As falhas consideradas neste trabalho são aquelas que afetam a execução correta do fluxo de controle do programa. A solução proposta é inovadora no sentido de se ter como alvo sistemas SoC com RTOS multitarefa em ambiente preemptivo. A solução proposta associa a estes sistemas, técnicas híbridas de detecção de erros: baseadas em software (YACCA [2,3]) e em hardware (WDT [4,5], OSLC [6,7] e SEIS [8,9,10]). Diferentes versões do sistema proposto foram implementadas. Em seguida, foram validadas em um ambiente de interferência eletromagnética (EMI) segundo a norma IEC 62132-2 [11] que define regras para os testes de circuitos integrados expostos à EMI irradiada. A análise dos resultados obtidos demonstra que a metodologia proposta é bastante eficiente, pois apresenta uma alta cobertura de falhas e supera os principais problemas presentes nas soluções propostas na literatura. Ou seja, associa uma menor degradação de desempenho com um menor consumo de memória e uma maior cobertura de falhas.

Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2011. / Submitted by Alaíde Gonçalves dos Santos (alaide@unb.br) on 2012-03-20T14:26:28Z No. of bitstreams: 1 2011_MarcosPauloCarozza.pdf: 8293754 bytes, checksum: a99fbb97d22c21b43bbd8653ecfe7942 (MD5) / Approved for entry into archive by Guimaraes Jacqueline(jacqueline.guimaraes@bce.unb.br) on 2012-03-21T10:43:01Z (GMT) No. of bitstreams: 1 2011_MarcosPauloCarozza.pdf: 8293754 bytes, checksum: a99fbb97d22c21b43bbd8653ecfe7942 (MD5) / Made available in DSpace on 2012-03-21T10:43:01Z (GMT). No. of bitstreams: 1 2011_MarcosPauloCarozza.pdf: 8293754 bytes, checksum: a99fbb97d22c21b43bbd8653ecfe7942 (MD5) / O IPTV (Internet Protocol Television) é uma tecnologia que vem sendo desenvolvida nos últimos anos e está ganhando reconhecimento no cenário mundial como uma alternativa viável à oferta de conteúdos audiovisuais pelas prestadoras de serviços de telecomunicações. A arquitetura IMS (IP Multimedia Subsystem) é uma estrutura desenvolvida para a distribuição de serviços multimídias baseados no protocolo IP e o elemento chave para a convergência fixo-móvel das redes de próxima geração. Além disso, o WiMAX (Worldwide Interoperability for Microwave Access) é uma das principais tecnologias de redes sem fios que fornecem acesso em banda larga, tanto para terminais fixos como para terminais móveis, em uma ampla área geográfica. Esta dissertação busca avaliar as possibilidades e limitações relativas à prestação de serviços IPTV baseados na integração da arquitetura IMS com a rede de acesso sem fio em banda larga WiMAX. Para esse fim, é considerada uma arquitetura de integração e utilizada a ferramenta de simulação OPNET® Modeler, permitindo avaliar aspectos de qualidade de serviço (QoS, Quality of Service) como atraso, perda de pacotes, jitter e vazão (throughput). Os resultados obtidos em nossas simulações são comparados com a Recomendação ITU-T Y.1541, da União Internacional de Telecomunicações, que trata das métricas objetivas de rede para os serviços baseados no protocolo IP. Desta forma, o trabalho procura contribuir com a análise de fatores que motivarão a adoção, ou não, das redes de acesso WiMAX para a prestação de serviços IPTV baseados em arquiteturas IMS. ______________________________________________________________________________ ABSTRACT / IPTV (Internet Protocol Television) is a technology that has been developed over the last years and is gaining recognition worldwide as a viable alternative to offer audiovisual contents by telecommunications operators. IMS (IP Multimedia Subsystem) architecture is a framework developed to deliver IP-based multimedia services and the key to fixed-mobile convergence of next generation networks. Moreover, WiMAX (Worldwide Interoperability for Microwave Access) is one of the main wireless access networks technologies that provide broadband access to both fixed and mobile terminals in a wide geographic area. This work aims to evaluate possibilities and limitations related to IPTV services based on the integration between IMS architecture and WiMAX wireless broadband access network. To this end, an integration architecture is considered and the OPNET® Modeler simulation tool is used, allowing to evaluate aspects of quality of service (QoS) such as delay, packet loss, jitter and throughput. The results obtained in our simulations are compared with the Recommendation ITU-T Y.1541 of International Telecommunication Union, which addresses the network performance objectives for IP-based services. Thus, the work aims to contribute to the analysis of factors that will motivate or not the adoption of WiMAX access network technology to support IPTV services based on IMS architectures.

O objetivo do trabalho é analisar o comportamento do Conteúdo Eletrônico Total (TEC) de uma forma global (macro) e através deste estudo, ter-se um melhor conhecimento da ionosfera para um futuro estudo de modelagem do conteúdo eletrônico de forma global e regional (América do Sul), que poderá ser usado em receptores GPS diminuindo assim o erro de atraso devido à ionosfera para aplicações que exijam alta acurácia. Para isso aplicativos foram desenvolvidos para o estudo da ionosfera através do TEC, possibilitando o conhecimento de seu comportamento durante quase cinco anos de dados (desde 1999). Os programas utilizam dados no formato IONEX ("Ionospheric Exchange") e no formato RINEX ("Receiver Independent Exchange"). Foi analisado o comportamento global da ionosfera e puderam-se visualizar as variações diárias, mensais e anuais do Conteúdo Eletrônico Total na Vertical (VTEC), permitindo também analisar o efeito do índice KP na região da Anomalia Equatorial (AE). Foram identificados os dias com maior atividade geomagnética (KP > 6). O modelo Klobuchar empregado nos receptores de uso civil foi simulado e pôde-se observar a quantidade do erro corrigido pelo modelo e a variação anual de forma global, permitindo-se assim comparar com os mapas do VTEC e identificar a quantidade aproximada de erro que deveria ser corrigida. Foram desenvolvidos aplicativos para o cálculo do VTEC usando dados no formato RINEX e pôde-se analisar a variação para algumas das estações do IBGE. Os mapas do VTEC foram utilizados para observar os efeitos causados no comportamento do VTEC poucos dias após a ocorrência de explosões solares ou tempestades magnéticas (29/10/03).