L’objet de cette thèse porte sur le diagnostic des systèmes à évènements discrets modélisés par des automates à états finis, avec une extension vers les réseaux de Petri bornés et étiquetés. Les différentes contributions de ce travail peuvent être présentées selon deux volets, au regard des approches pionnières existantes dans la littérature: le diagnostic à base de diagnostiqueur, et le diagnostic à base de twin-plant.Sur le premier volet, i.e., le diagnostic à base de diagnostiqueur, nous proposons :- Une variante du diagnostiqueur avec une nouvelle structure qui nous permet de : (i) formuler une nouvelle condition nécessaire et suffisante pour l'analyse de la diagnosticabilité des fautes permanentes, (ii) développer une procédure systématique pour l'analyse de la diagnosticabilité (iii) établir un algorithme à-la-volée pour construire le diagnostiqueur et analyser la diagnosticabilité en parallèle.- Une extension de notre diagnostiqueur pour traiter des fautes intermittentes. - Une version hybride de notre diagnostiqueur, pour analyser la diagnosticabilité des réseaux de Petri bornés et étiquetés.Sur le deuxième volet, i.e., le diagnostic à base de twin-plant, nous proposons de nouvelles techniques pour l’analyse de diagnosticabilité de fautes permanentes et intermittentes dans le cadre de vérification par model-checking. Ainsi, la performance des techniques de model-checking et des outils associés peut être exploitée pour traiter des questions de diagnostic. / This PhD thesis deals with fault diagnosis of discrete-event systems modeled as finite state automata with some extensions to bounded Petri net models. The developed contributions can be classified regarding two pioneering approaches from the literature: the diagnoser-based technique and the twin-plant based technique. Regarding the diagnoser-based technique, we propose a new diagnoser variant with some interesting features that allow us to reformulate a necessary and sufficient condition for diagnosability of permanent faults and propose a systematic procedure for checking such a condition without building any intermediate model. An on-the-fly algorithm, for simultaneously constructing the diagnoser and verifying diagnosability is then developed. The established diagnoser is then extended to deal with fault diagnosis of intermittent faults. A Hybrid version (in the sense of combining enumerative and symbolic representations) of our diagnoser is also established in order to deal with fault diagnosis of labeled bounded Petri nets. The developed approaches are implemented in dedicated tools and evaluated through benchmarks with respect to the reference approaches in the domain.Regarding twin-plant based technique, our contribution consists in elaborating a model-checking framework that extends the Cimatti’s work for the actual verification of various diagnosability concepts pertaining to permanent and intermittent failures based on the twin-plant structure. The main idea is to reformulate and express the diagnosability issues as temporal logics and then to tackle them using the model-checking engines.

Aujourd'hui les systèmes embarqués sont partout et requièrent de plus en plus de puissance de calcul. Mais, l'évolution des technologies a un impact négatif sur la fiabilité. En particulier, il est prévu une hausse du nombre de fautesf intermittentes dans les technologies à venir. Cependant, nous ne bénéficions pas d'étude expérimentale détaillée pour ce type de faute. Or, pour tenter de se prémunir de ces fautes, il est important de comprendre leur comportement, ainsi que leur impact sur le système et les applications. Pour cela, nous avons défini une plateforme expérimentale capable d'observer des erreurs intermittentes. Nous avons ainsi, pu confirmer que les erreurs intermittentes peuvent être observées très tôt avant la période d'usure du circuit. De plus, ces erreurs apparaissent en rafale et seul l'arrêt des processeurs semble les stopper. Nous confirmons ainsi, qu'il est nécessaire de mettre en place des méthodes de détection en ligne des erreurs intermittentes dans les circuits intégrés très submicroniques. Cependant, aucune solution proposée dans la littérature ne convient à la fois aux erreurs intermittentes et aux architectures multiprocesseur. Ainsi, nous avons développé une méthode de test périodique répondant à ces contraintes. En particulier, nous avons montré que le test ne doit pas nécessairement être prioritaire devant les applications. Cela nous a permis de conclure qu'une politique d'ordonnancement des tests pseudo-périodiques, prenant en compte les processeurs au repos et la priorité des tâches, offrent le meilleur compromis entre performance et probabilité de détection.