• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 896
  • 337
  • 177
  • 171
  • 72
  • 64
  • 55
  • 27
  • 25
  • 19
  • 15
  • 12
  • 10
  • 8
  • 5
  • Tagged with
  • 2132
  • 512
  • 454
  • 306
  • 299
  • 225
  • 225
  • 207
  • 181
  • 181
  • 175
  • 173
  • 165
  • 164
  • 163
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

FPGA based architectures for embedded video systems /

Lepistö, Niklas. January 2008 (has links)
Lic.-avh. Sundsvall : Mittuniversitetet, 2008.
2

Methods for dynamic identification of program control-flow structures for FPGA-based systems

Costa, Tiago José Rocha Alves da January 2009 (has links)
Tese de mestrado integrado. Engenharia Electrotécnica e de Computadores (Major Telecomunicações). Faculdade de Engenharia. Universidade do Porto. 2009
3

Evaluation of the Achronix picoPIPE™ Architecture in High Performance Applications

Peters, Christoffer January 2012 (has links)
In this thesis the new Speedster HP FPGA from Achronix is analyzed. It makes use of a new type of interconnection technology called picoPIPE™. By using this new technology, Achronix claims that the FPGA can run at clock frequencies up to 1.5 GHz. Furthermore, they claim that circuits designed for other FPGAs should work on the Speedster HP after some adjustments. The purpose of this thesis is to study this new FPGA and test the claims that Achronix make about it. This analysis is carried out in four steps. First an analysis of how the new interconnection technology works is given. Based on this analysis, a number of small test circuits are designed with the purpose of testing specific aspects of the new FPGA. To analyze circuit reusability an image filter designed by Synective Labs AB for a different FPGA architecture is adapted and evaluated on the Speedster HP. Lastly, an encryption circuit is designed from scratch. This is done in order to test what can be achieved on the Speedster HP when the designer is given full freedom.
4

Exploring run-time reconfiguration on programmable logic for DSP and telecommunications applications

Courtney, T. E. G. January 2003 (has links)
No description available.
5

Plataforma de ultrassom programável dedicada à pesquisa / Proggrammable ultrasound research platform

Câmara, Danilo Januário 12 June 2015 (has links)
Para o aperfeiçoamento das técnicas existentes e para o desenvolvimento de novas técnicas de diagnóstico por ultrassom equipamentos dedicados à pesquisa são necessários. Esses equipamentos devem possibilitar controle total da forma de excitação dos elementos piezoelétricos e acesso aos dados recebidos na sua forma pré-processada. Apesar de existirem equipamentos com essa finalidade, alguns deles ainda são limitados em relação aos controles de emissão e acesso aos dados raw por permitirem acesso apenas após a realização de um beamforming de recepção, como a aplicação de soma e atraso e apodização. Outro fator relevante sobre as máquinas voltadas para a pesquisa é o seu alto custo. Nesse projeto foi proposto um sistema de ultrassom de 8 canais, open source voltado à pesquisa, permitindo assim que seja reduzido o custo relacionado a propriedade intelectual do equipamento, e que permita controle completo dos parâmetros de emissão e recepção das ondas acústicas. Esse sistema de ultrassom foi construído utilizando kits de desenvolvimento comerciais. Os resultados adquiridos mostram que foram alcançadas variações de frequência de emissão de 1,79 MHz a 50 MHz, controles dos atrasos de emissão para controle de focalização dinâmica com resolução de 10 ns, controle de codificação do pulso, amplitude de excitação entre 10 e 140 V e acesso aos mapas RF na forma pré-processada, amostrados à uma frequência de 40 MHz. Os mapas de pressão acústica máxima foram adquiridos para diferentes profundidades de foco utilizando um hidrofone agulha e as imagens obtidas foram similares às simuladas anteriormente no software K-Wave. A etapa de recepção permitiu o acesso aos dados pré-beamforming de recepção, possibilitando o uso em técnicas que utilizam reconstrução por reversão no tempo, por exemplo. O sinal recebido utilizando o código desenvolvido permaneceu com aquisição incorreta de algumas amostras devido à problemas de timings internos do controlador do sistema que precisam ser corrigidos. Ao final do projeto foi demonstrada a utilização da plataforma construída na modalidade de imagem de fotoacústica. / In order to improve existed techniques and to help the development of new diagnostic techniques for ultrasound, research ultrasound equipment is needed. This equipment is focused on providing flexibility for those who involved in improvement of existing and new diagnostic techniques for ultrasound imaging. However, most of the equipment dedicated to research are expensive and sometimes do not provide unrestricted access to the very basic level. For instance, the full control of the form of excitation of piezoelectric elements and accessing to pre-beamformed data are two examples. For this purpose, we developed an 8-channel, open source ultrasound system to overcome beamforming limitations, providing access to raw data before sum-and-delay and apodization. Our purpose was focused on providing an open source ultrasound research system in which we reduced the high-cost related to intellectual property of the commercial available equipment. The system developed allows complete control of emission parameters and reception of acoustic waves, which permitted variations in transmission frequency of 1.79 MHz to 50 MHz, dynamic focusing with 10 ns resolution, pulse coding control, amplitude excitation with range 10 V to 140 V and access to pre-processed signals sampled with 40 MHz frequency. The effects of different configurations were evaluated acquiring sound pressure maps. The maps obtained were in agreement with simulated pressure maps, which were generated using K-Wave software. One example is presented in the project from the evaluation of the system in photoacoustic application. The data acquired were used for reconstruction of photoacoustic imaging, using time-reversal reconstruction. Nevertheless, due to internal system timing, a sampling problem during acquisition needs to be corrected. Although, at the end of the project, a photoacoustic imaging was provided to demonstrate the systems functionality.
6

Exploring the use of multiple modular redundancies for masking accumulated faults in SRAM-based FPGAs / Explorando redundância modular múltipla para mascarar falhas acumuladas em FPGAs baseados em SRAM

Olano, Jimmy Fernando Tarrillo January 2014 (has links)
Os erros transientes nos bits de memória de configuração dos FPGAs baseados em SRAM são um tema importante devido ao efeito de persistência e a possibilidade de gerar falhas de funcionamento no circuito implementado. Sempre que um bit de memória de configuração é invertido, o erro transiente será corrigido apenas recarregando o bitstream correto da memória de configuração. Se o bitstream correto não for recarregando, erros transientes persistentes podem se acumular nos bits de memória de configuração provocando uma falha funcional do sistema, o que consequentemente, pode causar uma situação catastrófica. Este cenário se agrava no caso de falhas múltiplas, cuja probabilidade de ocorrência é cada vez maior em novas tecnologias nano-métricas. As estratégias tradicionais para lidar com erros transientes na memória de configuração são baseadas no uso de redundância modular tripla (TMR), e na limpeza da memória (scrubbing) para reparar e evitar a acumulação de erros. A alta eficiência desta técnica para mascarar perturbações tem sido demonstrada em vários estudos, no entanto o TMR visa apenas mascarar falhas individuais. Porém, a tendência tecnológica conduz à redução das dimensões dos transistores o que causa o aumento da susceptibilidade a falhos. Neste novo cenário, as falhas multiplas são mais comuns que as falhas individuais e consequentemente o uso de TMR pode ser inapropriado para ser usado em aplicações de alta confiabilidade. Além disso, sendo que a taxa de falhas está aumentando, é necessário usar altas taxas de reconfiguração o que implica em um elevado custo no consumo de potência. Com o objetivo de lidar com falhas massivas acontecidas na mem[oria de configuração, este trabalho propõe a utilização de um sistema de redundância múltipla composto de n módulos idênticos que operam em conjunto, conhecido como (nMR), e um inovador votador auto-adaptativo que permite mascarar múltiplas falhas no sistema. A principal desvantagem do uso de redundância modular é o seu elevado custo em termos de área e o consumo de energia. No entanto, o problema da sobrecarga em área é cada vez menor devido à maior densidade de componentes em novas tecnologias. Por outro lado, o alto consumo de energia sempre foi um problema nos dispositivos FPGA. Neste trabalho também propõe-se um modelo para prever a sobrecarga de potência causada pelo uso de redundância múltipla em FPGAs baseados em SRAM. A capacidade de tolerar múltiplas falhas pela técnica proposta tem sido avaliada através de experimentos de radiação e campanhas de injeção de falhas de circuitos para um estudo de caso implementado em um FPGA comercial de tecnologia de 65nm. Finalmente, é demostrado que o uso de nMR em FPGAs é uma atrativa e possível solução em termos de potencia, área e confiabilidade medida em unidades de FIT e Mean Time between Failures (MTBF). / Soft errors in the configuration memory bits of SRAM-based FPGAs are an important issue due to the persistence effect and its possibility of generating functional failures in the implemented circuit. Whenever a configuration memory bit cell is flipped, the soft error will be corrected only by reloading the correct configuration memory bitstream. If the correct bitstream is not loaded, persistent soft errors can accumulate in the configuration memory bits provoking a system functional failure in the user’s design, and consequently can cause a catastrophic situation. This scenario gets worse in the event of multi-bit upset, whose probability of occurrence is increasing in new nano-metric technologies. Traditional strategies to deal with soft errors in configuration memory are based on the use of any type of triple modular redundancy (TMR) and the scrubbing of the memory to repair and avoid the accumulation of faults. The high reliability of this technique has been demonstrated in many studies, however TMR is aimed at masking single faults. The technology trend makes lower the dimensions of the transistors, and this leads to increased susceptibility to faults. In this new scenario, it is commoner to have multiple to single faults in the configuration memory of the FPGA, so that the use of TMR is inappropriate in high reliability applications. Furthermore, since the fault rate is increasing, scrubbing rate also needs to be incremented, leading to the increase in power consumption. Aiming at coping with massive upsets between sparse scrubbing, this work proposes the use of a multiple redundancy system composed of n identical modules, known as nmodular redundancy (nMR), operating in tandem and an innovative self-adaptive voter to be able to mask multiple upsets in the system. The main drawback of using modular redundancy is its high cost in terms of area and power consumption. However, area overhead is less and less problem due the higher density in new technologies. On the other hand, the high power consumption has always been a handicap of FPGAs. In this work we also propose a model to prevent power overhead caused by the use of multiple redundancy in SRAM-based FPGAs. The capacity of the proposal to tolerate multiple faults has been evaluated by radiation experiments and fault injection campaigns of study case circuits implemented in a 65nm technology commercial FPGA. Finally we demonstrate that the power overhead generated by the use of nMR in FPGAs is much lower than it is discussed in the literature.
7

Exploring the use of multiple modular redundancies for masking accumulated faults in SRAM-based FPGAs / Explorando redundância modular múltipla para mascarar falhas acumuladas em FPGAs baseados em SRAM

Olano, Jimmy Fernando Tarrillo January 2014 (has links)
Os erros transientes nos bits de memória de configuração dos FPGAs baseados em SRAM são um tema importante devido ao efeito de persistência e a possibilidade de gerar falhas de funcionamento no circuito implementado. Sempre que um bit de memória de configuração é invertido, o erro transiente será corrigido apenas recarregando o bitstream correto da memória de configuração. Se o bitstream correto não for recarregando, erros transientes persistentes podem se acumular nos bits de memória de configuração provocando uma falha funcional do sistema, o que consequentemente, pode causar uma situação catastrófica. Este cenário se agrava no caso de falhas múltiplas, cuja probabilidade de ocorrência é cada vez maior em novas tecnologias nano-métricas. As estratégias tradicionais para lidar com erros transientes na memória de configuração são baseadas no uso de redundância modular tripla (TMR), e na limpeza da memória (scrubbing) para reparar e evitar a acumulação de erros. A alta eficiência desta técnica para mascarar perturbações tem sido demonstrada em vários estudos, no entanto o TMR visa apenas mascarar falhas individuais. Porém, a tendência tecnológica conduz à redução das dimensões dos transistores o que causa o aumento da susceptibilidade a falhos. Neste novo cenário, as falhas multiplas são mais comuns que as falhas individuais e consequentemente o uso de TMR pode ser inapropriado para ser usado em aplicações de alta confiabilidade. Além disso, sendo que a taxa de falhas está aumentando, é necessário usar altas taxas de reconfiguração o que implica em um elevado custo no consumo de potência. Com o objetivo de lidar com falhas massivas acontecidas na mem[oria de configuração, este trabalho propõe a utilização de um sistema de redundância múltipla composto de n módulos idênticos que operam em conjunto, conhecido como (nMR), e um inovador votador auto-adaptativo que permite mascarar múltiplas falhas no sistema. A principal desvantagem do uso de redundância modular é o seu elevado custo em termos de área e o consumo de energia. No entanto, o problema da sobrecarga em área é cada vez menor devido à maior densidade de componentes em novas tecnologias. Por outro lado, o alto consumo de energia sempre foi um problema nos dispositivos FPGA. Neste trabalho também propõe-se um modelo para prever a sobrecarga de potência causada pelo uso de redundância múltipla em FPGAs baseados em SRAM. A capacidade de tolerar múltiplas falhas pela técnica proposta tem sido avaliada através de experimentos de radiação e campanhas de injeção de falhas de circuitos para um estudo de caso implementado em um FPGA comercial de tecnologia de 65nm. Finalmente, é demostrado que o uso de nMR em FPGAs é uma atrativa e possível solução em termos de potencia, área e confiabilidade medida em unidades de FIT e Mean Time between Failures (MTBF). / Soft errors in the configuration memory bits of SRAM-based FPGAs are an important issue due to the persistence effect and its possibility of generating functional failures in the implemented circuit. Whenever a configuration memory bit cell is flipped, the soft error will be corrected only by reloading the correct configuration memory bitstream. If the correct bitstream is not loaded, persistent soft errors can accumulate in the configuration memory bits provoking a system functional failure in the user’s design, and consequently can cause a catastrophic situation. This scenario gets worse in the event of multi-bit upset, whose probability of occurrence is increasing in new nano-metric technologies. Traditional strategies to deal with soft errors in configuration memory are based on the use of any type of triple modular redundancy (TMR) and the scrubbing of the memory to repair and avoid the accumulation of faults. The high reliability of this technique has been demonstrated in many studies, however TMR is aimed at masking single faults. The technology trend makes lower the dimensions of the transistors, and this leads to increased susceptibility to faults. In this new scenario, it is commoner to have multiple to single faults in the configuration memory of the FPGA, so that the use of TMR is inappropriate in high reliability applications. Furthermore, since the fault rate is increasing, scrubbing rate also needs to be incremented, leading to the increase in power consumption. Aiming at coping with massive upsets between sparse scrubbing, this work proposes the use of a multiple redundancy system composed of n identical modules, known as nmodular redundancy (nMR), operating in tandem and an innovative self-adaptive voter to be able to mask multiple upsets in the system. The main drawback of using modular redundancy is its high cost in terms of area and power consumption. However, area overhead is less and less problem due the higher density in new technologies. On the other hand, the high power consumption has always been a handicap of FPGAs. In this work we also propose a model to prevent power overhead caused by the use of multiple redundancy in SRAM-based FPGAs. The capacity of the proposal to tolerate multiple faults has been evaluated by radiation experiments and fault injection campaigns of study case circuits implemented in a 65nm technology commercial FPGA. Finally we demonstrate that the power overhead generated by the use of nMR in FPGAs is much lower than it is discussed in the literature.
8

Exploring the use of multiple modular redundancies for masking accumulated faults in SRAM-based FPGAs / Explorando redundância modular múltipla para mascarar falhas acumuladas em FPGAs baseados em SRAM

Olano, Jimmy Fernando Tarrillo January 2014 (has links)
Os erros transientes nos bits de memória de configuração dos FPGAs baseados em SRAM são um tema importante devido ao efeito de persistência e a possibilidade de gerar falhas de funcionamento no circuito implementado. Sempre que um bit de memória de configuração é invertido, o erro transiente será corrigido apenas recarregando o bitstream correto da memória de configuração. Se o bitstream correto não for recarregando, erros transientes persistentes podem se acumular nos bits de memória de configuração provocando uma falha funcional do sistema, o que consequentemente, pode causar uma situação catastrófica. Este cenário se agrava no caso de falhas múltiplas, cuja probabilidade de ocorrência é cada vez maior em novas tecnologias nano-métricas. As estratégias tradicionais para lidar com erros transientes na memória de configuração são baseadas no uso de redundância modular tripla (TMR), e na limpeza da memória (scrubbing) para reparar e evitar a acumulação de erros. A alta eficiência desta técnica para mascarar perturbações tem sido demonstrada em vários estudos, no entanto o TMR visa apenas mascarar falhas individuais. Porém, a tendência tecnológica conduz à redução das dimensões dos transistores o que causa o aumento da susceptibilidade a falhos. Neste novo cenário, as falhas multiplas são mais comuns que as falhas individuais e consequentemente o uso de TMR pode ser inapropriado para ser usado em aplicações de alta confiabilidade. Além disso, sendo que a taxa de falhas está aumentando, é necessário usar altas taxas de reconfiguração o que implica em um elevado custo no consumo de potência. Com o objetivo de lidar com falhas massivas acontecidas na mem[oria de configuração, este trabalho propõe a utilização de um sistema de redundância múltipla composto de n módulos idênticos que operam em conjunto, conhecido como (nMR), e um inovador votador auto-adaptativo que permite mascarar múltiplas falhas no sistema. A principal desvantagem do uso de redundância modular é o seu elevado custo em termos de área e o consumo de energia. No entanto, o problema da sobrecarga em área é cada vez menor devido à maior densidade de componentes em novas tecnologias. Por outro lado, o alto consumo de energia sempre foi um problema nos dispositivos FPGA. Neste trabalho também propõe-se um modelo para prever a sobrecarga de potência causada pelo uso de redundância múltipla em FPGAs baseados em SRAM. A capacidade de tolerar múltiplas falhas pela técnica proposta tem sido avaliada através de experimentos de radiação e campanhas de injeção de falhas de circuitos para um estudo de caso implementado em um FPGA comercial de tecnologia de 65nm. Finalmente, é demostrado que o uso de nMR em FPGAs é uma atrativa e possível solução em termos de potencia, área e confiabilidade medida em unidades de FIT e Mean Time between Failures (MTBF). / Soft errors in the configuration memory bits of SRAM-based FPGAs are an important issue due to the persistence effect and its possibility of generating functional failures in the implemented circuit. Whenever a configuration memory bit cell is flipped, the soft error will be corrected only by reloading the correct configuration memory bitstream. If the correct bitstream is not loaded, persistent soft errors can accumulate in the configuration memory bits provoking a system functional failure in the user’s design, and consequently can cause a catastrophic situation. This scenario gets worse in the event of multi-bit upset, whose probability of occurrence is increasing in new nano-metric technologies. Traditional strategies to deal with soft errors in configuration memory are based on the use of any type of triple modular redundancy (TMR) and the scrubbing of the memory to repair and avoid the accumulation of faults. The high reliability of this technique has been demonstrated in many studies, however TMR is aimed at masking single faults. The technology trend makes lower the dimensions of the transistors, and this leads to increased susceptibility to faults. In this new scenario, it is commoner to have multiple to single faults in the configuration memory of the FPGA, so that the use of TMR is inappropriate in high reliability applications. Furthermore, since the fault rate is increasing, scrubbing rate also needs to be incremented, leading to the increase in power consumption. Aiming at coping with massive upsets between sparse scrubbing, this work proposes the use of a multiple redundancy system composed of n identical modules, known as nmodular redundancy (nMR), operating in tandem and an innovative self-adaptive voter to be able to mask multiple upsets in the system. The main drawback of using modular redundancy is its high cost in terms of area and power consumption. However, area overhead is less and less problem due the higher density in new technologies. On the other hand, the high power consumption has always been a handicap of FPGAs. In this work we also propose a model to prevent power overhead caused by the use of multiple redundancy in SRAM-based FPGAs. The capacity of the proposal to tolerate multiple faults has been evaluated by radiation experiments and fault injection campaigns of study case circuits implemented in a 65nm technology commercial FPGA. Finally we demonstrate that the power overhead generated by the use of nMR in FPGAs is much lower than it is discussed in the literature.
9

Plataforma de ultrassom programável dedicada à pesquisa / Proggrammable ultrasound research platform

Danilo Januário Câmara 12 June 2015 (has links)
Para o aperfeiçoamento das técnicas existentes e para o desenvolvimento de novas técnicas de diagnóstico por ultrassom equipamentos dedicados à pesquisa são necessários. Esses equipamentos devem possibilitar controle total da forma de excitação dos elementos piezoelétricos e acesso aos dados recebidos na sua forma pré-processada. Apesar de existirem equipamentos com essa finalidade, alguns deles ainda são limitados em relação aos controles de emissão e acesso aos dados raw por permitirem acesso apenas após a realização de um beamforming de recepção, como a aplicação de soma e atraso e apodização. Outro fator relevante sobre as máquinas voltadas para a pesquisa é o seu alto custo. Nesse projeto foi proposto um sistema de ultrassom de 8 canais, open source voltado à pesquisa, permitindo assim que seja reduzido o custo relacionado a propriedade intelectual do equipamento, e que permita controle completo dos parâmetros de emissão e recepção das ondas acústicas. Esse sistema de ultrassom foi construído utilizando kits de desenvolvimento comerciais. Os resultados adquiridos mostram que foram alcançadas variações de frequência de emissão de 1,79 MHz a 50 MHz, controles dos atrasos de emissão para controle de focalização dinâmica com resolução de 10 ns, controle de codificação do pulso, amplitude de excitação entre 10 e 140 V e acesso aos mapas RF na forma pré-processada, amostrados à uma frequência de 40 MHz. Os mapas de pressão acústica máxima foram adquiridos para diferentes profundidades de foco utilizando um hidrofone agulha e as imagens obtidas foram similares às simuladas anteriormente no software K-Wave. A etapa de recepção permitiu o acesso aos dados pré-beamforming de recepção, possibilitando o uso em técnicas que utilizam reconstrução por reversão no tempo, por exemplo. O sinal recebido utilizando o código desenvolvido permaneceu com aquisição incorreta de algumas amostras devido à problemas de timings internos do controlador do sistema que precisam ser corrigidos. Ao final do projeto foi demonstrada a utilização da plataforma construída na modalidade de imagem de fotoacústica. / In order to improve existed techniques and to help the development of new diagnostic techniques for ultrasound, research ultrasound equipment is needed. This equipment is focused on providing flexibility for those who involved in improvement of existing and new diagnostic techniques for ultrasound imaging. However, most of the equipment dedicated to research are expensive and sometimes do not provide unrestricted access to the very basic level. For instance, the full control of the form of excitation of piezoelectric elements and accessing to pre-beamformed data are two examples. For this purpose, we developed an 8-channel, open source ultrasound system to overcome beamforming limitations, providing access to raw data before sum-and-delay and apodization. Our purpose was focused on providing an open source ultrasound research system in which we reduced the high-cost related to intellectual property of the commercial available equipment. The system developed allows complete control of emission parameters and reception of acoustic waves, which permitted variations in transmission frequency of 1.79 MHz to 50 MHz, dynamic focusing with 10 ns resolution, pulse coding control, amplitude excitation with range 10 V to 140 V and access to pre-processed signals sampled with 40 MHz frequency. The effects of different configurations were evaluated acquiring sound pressure maps. The maps obtained were in agreement with simulated pressure maps, which were generated using K-Wave software. One example is presented in the project from the evaluation of the system in photoacoustic application. The data acquired were used for reconstruction of photoacoustic imaging, using time-reversal reconstruction. Nevertheless, due to internal system timing, a sampling problem during acquisition needs to be corrected. Although, at the end of the project, a photoacoustic imaging was provided to demonstrate the systems functionality.
10

CONFIGURATION BIT STREAM GENERATION FOR THE MT-FPGA & ARCHITECTURAL ENHANCEMENTS FOR ARITHMETIC IMPLEMENTATIONS

SAPRE, VISHAL 13 July 2005 (has links)
No description available.

Page generated in 0.072 seconds