• Refine Query
  • Source
  • Publication year
  • to
  • Language
  • 2
  • Tagged with
  • 2
  • 2
  • 2
  • 2
  • 2
  • 2
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • 1
  • About
  • The Global ETD Search service is a free service for researchers to find electronic theses and dissertations. This service is provided by the Networked Digital Library of Theses and Dissertations.
    Our metadata is collected from universities around the world. If you manage a university/consortium/country archive and want to be added, details can be found on the NDLTD website.
1

Monitoramento do fluxo de controle de processadores embarcados baseado em profiling de software

Rocha, Cl?udia Antunes 28 February 2007 (has links)
Made available in DSpace on 2015-04-14T13:56:35Z (GMT). No. of bitstreams: 1 389987.pdf: 1360851 bytes, checksum: d8bf43ca52fd146b24970288170182a3 (MD5) Previous issue date: 2007-02-28 / Nos ?ltimos anos, observa-se com grande euforia o crescimento do mercado de sistemas embarcados nas ?reas econ?mico-sociais de grande import?ncia, tais como a sa?de, telecomunica??es, automotiva e aeroespacial, entre outras. Como conseq??ncia, exige-se maior robustez tanto do hardware quanto do software integrante destes sistemas, al?m de componentes de baixo custo, principalmente mem?ria. Dentre os tipos poss?veis de falhas, as falhas que alteram o fluxo de controle de processadores que executam aplica??es embarcadas, por implicarem em quase sempre em falhas catastr?ficas do sistema, s?o focadas nesta disserta??o. Por falhas catastr?ficas, entende-se como sendo aquelas falhas que al?m de induzir o sistema a produzir um comportamento diferente daquele esperado para a sua fun??o, implicam na maioria das vezes tamb?m na reinicializa??o do sistema como forma de recupera??o da falha. Assim, a utiliza??o de t?cnicas capazes de detectar estes tipos de falhas evita que as mesmas se propaguem pelo sistema e acabem gerando sa?das incorretas, pois tais falhas podem ser catastr?ficas para a seguran?a dos usu?rios e para a imagem e reputa??o das empresas. Por?m, a utiliza??o de t?cnicas de detec??o de falhas gera um aumento na taxa de ocupa??o de mem?ria do sistema, bem como provoca aumento da degrada??o de desempenho, o que pode ser considerado um fator cr?tico tratando-se de aplica??es embarcadas de tempo-real. Como alternativa para minimizar estes fatores, tr?s hip?teses foram investigadas, sendo uma delas implementada. Assim, nesta disserta??o prop?e-se uma abordagem baseada em software profiling que analisa o grafo de fluxo de controle da aplica??o, visando ? otimiza??o do n?mero de assinaturas (checkpoints) a serem inseridas no c?digo-fonte. Para validar a abordagem proposta, foi realizada por simula??o a inje??o de tr?s tipos de falhas: jump, nop e bit-flip, sobre diferentes programas aplicativos. Este processo de inje??o de falhas foi acelerado via prototipagem do sistema em hardware, atrav?s do uso de um FPGA (Field-Programmable Gate Array) em uma placa comercial da Xilinx. A an?lise dos resultados obtidos indica que a t?cnica proposta reduz o n?mero de assinaturas inseridas no c?digo da aplica??o, e portanto, minimizando o overhead de mem?ria e a degrada??o do desempenho do sistema, ao passo que mant?m aproximadamente inalterado n?vel de cobertura de falhas quando comparada a outras t?cnicas atualmente existentes na literatura
2

Desenvolvimento de aplica??es paralelas a partir de modelos em gram?tica de grafos baseada em objetos

Pasini, F?bio 27 January 2006 (has links)
Made available in DSpace on 2015-04-14T14:50:26Z (GMT). No. of bitstreams: 1 397342.pdf: 6244320 bytes, checksum: 1ad9082d42e6883bb7678a8782a81d49 (MD5) Previous issue date: 2006-01-27 / No desenvolvimento de aplica??es paralelas, al?m da an?lise de aspectos ligados ao desempenho, torna-se tamb?m importante a an?lise das propriedades funcionais do sistema para garantir, por exemplo, que a estrat?gia de paraleliza??o escolhida ? adequada ao problema sendo abordado, ou que ela pode convergir para um resultado esperado, ou mesmo para identificar a possibilidade de um cen?rio de bloqueio na computa??o. A garantia de corre??o sobre o modelo de uma aplica??o paralela, al?m de aumentar o grau de confian?a nos resultados, pode tamb?m ser um fator de economia, j? que possibilita a redu??o no tempo despendido no desenvolvimento e depura??o da aplica??o. Por?m, uma vez identificados os problemas e corre??es no modelo analisado, ainda existe a necessidade de se mapear as mudan?as necess?rias ? aplica??o original. Nesse sentido, verifica??o formal e gera??o autom?tica de c?digo podem ser utilizadas como ferramentas complementares durante o desenvolvimento, possibilitando tanto a an?lise do comportamento do sistema quanto a r?pida gera??o do c?digo correspondente ao modelo proposto. Este trabalho apresenta o uso de Gram?tica de Grafos Baseada em Objetos (GGBO) para a constru??o de aplica??es paralelas, a partir da defini??o de um m?todo de tradu??o de modelos GGBO para c?digo C, utilizando MPI como plataforma de comunica??o.

Page generated in 0.0284 seconds