Zugl.: Kassel, University, Diss., 2008.

Zugl.: Kassel, Univ., Diss., 2008

Zugl.: Ulm, Univ., Diss., 2009

Universiẗat, Diss., 1999--Duisburg.

Techn. Hochsch., Diss., 2002--Aachen.

Zugl.: Karlsruhe, Universiẗat, Diss., 2006.

abstract: High electron mobility transistors (HEMTs) based on Group III-nitride heterostructures have been characterized by advanced electron microscopy methods including off-axis electron holography, nanoscale chemical analysis, and electrical measurements, as well as other techniques. The dissertation was organized primarily into three topical areas: (1) characterization of near-gate defects in electrically stressed AlGaN/GaN HEMTs, (2) microstructural and chemical analysis of the gate/buffer interface of AlN/GaN HEMTs, and (3) studies of the impact of laser-liftoff processing on AlGaN/GaN HEMTs. The electrical performance of stressed AlGaN/GaN HEMTs was measured and the devices binned accordingly. Source- and drain-side degraded, undegraded, and unstressed devices were then prepared via focused-ion-beam milling for examination. Defects in the near-gate region were identified and their correlation to electrical measurements analyzed. Increased gate leakage after electrical stressing is typically attributed to "V"-shaped defects at the gate edge. However, strong evidence was found for gate metal diffusion into the barrier layer as another contributing factor. AlN/GaN HEMTs grown on sapphire substrates were found to have high electrical performance which is attributed to the AlN barrier layer, and robust ohmic and gate contact processes. TEM analysis identified oxidation at the gate metal/AlN buffer layer interface. This thin a-oxide gate insulator was further characterized by energy-dispersive x-ray spectroscopy and energy-filtered TEM. Attributed to this previously unidentified layer, high reverse gate bias up to −30 V was demonstrated and drain-induced gate leakage was suppressed to values of less than 10−6 A/mm. In addition, extrinsic gm and ft * LG were improved to the highest reported values for AlN/GaN HEMTs fabricated on sapphire substrates. Laser-liftoff (LLO) processing was used to separate the active layers from sapphire substrates for several GaN-based HEMT devices, including AlGaN/GaN and InAlN/GaN heterostructures. Warpage of the LLO samples resulted from relaxation of the as-grown strain and strain arising from dielectric and metal depositions, and this strain was quantified by both Newton's rings and Raman spectroscopy methods. TEM analysis demonstrated that the LLO processing produced no detrimental effects on the quality of the epitaxial layers. TEM micrographs showed no evidence of either damage to the ~2 μm GaN epilayer generated threading defects. / Dissertation/Thesis / Ph.D. Physics 2012

Este trabajo de título tiene como objetivo diseñar y construir un sistema de caracterización de transistores HEMT. Este sistema tiene como n determinar el comportamiento de transistores candidatos a ser utilizados en el diseño de ampli cadores de bajo ruido para receptores de antenas radioastronomicas que operen en Banda 1 del proyecto ALMA. Como parte de este sistema se diseñaron y construyeron dos módulos, un módulo Bias Tee y un sistema de calibración TRL. El módulo Bias Tee permite acoplar, por un mismo canal, la señal proveniente del VNA y la polarización para entregarlas al transistor. El módulo de calibración TRL permite descontar de la medicion de parámetros S del transistor, el efecto del resto de los elementos que forman el sistema de caracterización. Además, se desarrolló un software que a partir de los datos obtenidos del transistor calcula sus parámetros S. Al realizar las mediciones del módulo Bias Tee y del sistema de calibración, estas diferían del comportamiento que mostraban las simulaciones. En el caso del Bias Tee se encontró que la mayor parte de la señal incidente en el módulo se refleja. En el caso del sistema de calibración, se genera una calibración exitosa pero altamente sensible a las modi caciones en el montaje, lo que no permite obtener una calibración estable para medir el transistor. Al analizar los problemas descritos, se identi có que el elemento común en ambos módulos son los conectores 2.4 mm que se utilizan a la entrada y salida de ambos módulos. Se encontró que el montaje de estos conectores no es el más idóneo. Como alternativa, se estudia un diseño alternativo llamado montaje de adaptación. Las simulaciones indican que las reflexiones son menores a -20 dB, lo que representa mejores resultados que el montaje simple. En conclusión, este trabajo ha permitido identi car problemas no previstos en la caracterización del transistor de prueba. Se espera que al cambiar el método de montaje de los conectores 2.4 mm el sistema diseñado funcione correctamente.

Ingeniero Civil Electricista / El Departamento de Ingeniería Eléctrica (DIE) y el Departamento de Astronomía (DAS) de la Universidad de Chile se encuentran desarrollando un prototipo de receptor superheterodino para la denominada Banda 1, que abarca el rango de frecuencias desde 31 a 45 GHZ. Este trabajo se enmarca dentro del proyecto ALMA (Atacama Large Millimiter Array), que consistirá en el mayor arreglo de antenas para interferometría del mundo, y en el que trabajan diferentes organismos alrededor del mismo. El principal objetivo del presente trabajo de título consiste en el diseño y construcción de un amplificador de microondas de bajo ruido utilizando componentes discretos, que será utilizado como preamplificador en el receptor superheterodino mencionado anteriormente. Otros objetivos de esta memoria son el diseño y construcción de la empaquetadura para el amplificador, así como también sus circuitos de polarización y fuente de poder. La primera etapa consistió en el diseño de los distintos componentes. El amplificador se basó en estudios y simulaciones previas, logrando un diseño que permite la adecuada conexión de sus elementos. Para mantener un estándar, la empaquetadura mantuvo las dimensiones exteriores de los diseños que la precedían, sin embargo sus dimensiones interiores fueron diseñadas según las características de los elementos a montar en ella. Los circuitos de polarización fueron diseñados de acuerdo a los requerimientos de las distintas etapas del amplificador. La fuente de poder se basó en un diseño anterior que permite el ajuste de diferentes voltajes y corrientes de polarización, proyectándola además, para trabajos futuros. La segunda etapa corresponde a la fabricación de todos los elementos, mientras que la tercera etapa consiste en sus respectivos montajes en la empaquetadura y las uniones de todos ellos. Estos procesos fueron realizados mayoritariamente en el laboratorio del DAS, mediante la utilización de distintas técnicas. Finalmente, se analiza el desempeño de cada etapa de amplificación de manera independiente, comprobando su correcto funcionamiento en cada una de ellas y logrando resultados cercanos a las simulaciones. Además, fue posible obtener variadas consideraciones, las que podrán ser utilizadas para mejorar el desempeño en trabajos futuros.

No description available.