Made available in DSpace on 2014-06-11T19:30:50Z (GMT). No. of bitstreams: 0 Previous issue date: 2008-12-15Bitstream added on 2014-06-13T19:40:17Z : No. of bitstreams: 1 soares_jo_dr_ilha.pdf: 2703269 bytes, checksum: f51d4821a6cb2c9c52cf4d25420d0c39 (MD5) / Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) / O objetivo deste trabalho é a concepção de uma lógica de controle digital com modulação por histerese variável usando um dispositivo programável FPGA (Field Programmable Gate Array) e linguagem de descrição de hardware VHDL (Hardware Description Language), aplicada em um retificador trifásico híbrido para a obtenção do Fator de Potência (FP) de entrada quase unitário. O Retificador Trifásico Híbrido (RTH) é uma estrutura composta por um retificador a diodos de 6 pulsos e por três retificadores monofásicos SEPIC conectados em paralelo. O controle digital proposto é capaz de impor a forma de onda das correntes de entrada, obtendose Distorção Harmônica Total (DHT) reduzida e fator de potência (FP) quase unitário, sendo que nesta condição, os retificadores monofásicos SEPIC conduzirão no máximo 33% da potência ativa total. Além disso, o uso de FPGAs dará ao Retificador Híbrido Trifásico uma flexibilidade adicional na operação, podendo substituir vários sistemas de múltiplos pulsos convencionais e reduzir custos para o sistema de controle por eliminar a confecção de circuitos complexos de controle analógico, para os conversores chaveados. Neste trabalho, apresenta-se uma análise detalhada e metodologia de projeto para o Retificador Híbrido Trifásico (RTH) que possibilita relacionar o valor da DHT das correntes de entrada com os valores das potências média e aparente processadas pelas estruturas controlada e não-controlada, podendo-se prever o desempenho global do sistema. Serão apresentados detalhes sobre o funcionamento do código VHDL e da modulação por histerese variável empregada e, por fim, os resultados experimentais de um protótipo implementado para 3,0 kW. O código VHDL desenvolvido, associado à lógica de controle digital proposta, foi implementado através de um dispositivo FPGA da Xilinx – Spartan XC2S200E, módulo digilab-D2E... / The objective of this work is the development of a digital control logic with variable hysteresis modulation using a FPGA (Field Programmable Gate Array) device and VHDL (Hardware Description Language), applied at a hybrid three-phase rectifier in order to obtain an almost unitary input power factor (PF). The hybrid three-phase rectifier is a structure composed by parallel SEPIC controlled single-phase rectifiers connected to each leg of a standard 6-pulses uncontrolled diode rectifier. The proposed digital control is capable to impose input current waveforms, resulting in a reduced THD (Total Harmonic Distortion) and almost unitary input power factor, being that in this operation condition the parallel SEPIC single-phase rectifiers will process only 33.0 % of total active power. Moreover, the use of FPGA will provide to hybrid three-phase rectifier an additional flexbility in its operation, making possible the replacement of same conventional systems of multiple pulses and reducing costs for the control system, through the elimination of complex analogical circuitry used in the controlled converters. In this work is presented a detailed analysis and design methodology to hybrid threephase rectifier that establishes a relationship between the THD imposed to line input currents, with the average and apparent powers processed through controlled and uncontrolled structures, making possible to know previously the global system performance. It will be presented details about the operation of the VHDL code and variable hysteresis modulation proposed, and finally the experimental results from an implemented 3.0 kW prototype. The developed VHDL code, considering the proposed digital control logic, was implemented through a Xilinx’s FPGA device – Spartan XC2S200E, digilab-D2E module, whose generated control signals resulted in input currents with practically sinusoidal waveforms... (Complete abstract click electronic access below)

Orientador: Carlos Alberto Canesin / Banca: Falcondes Jose Mendes de Seixas / Banca: Flávio Alessandro Serrão Gonçalves / Banca: Luiz Carlos de Freitas / Banca: João Batista Vieira Junior / Resumo: O objetivo deste trabalho é a concepção de uma lógica de controle digital com modulação por histerese variável usando um dispositivo programável FPGA (Field Programmable Gate Array) e linguagem de descrição de hardware VHDL (Hardware Description Language), aplicada em um retificador trifásico híbrido para a obtenção do Fator de Potência (FP) de entrada quase unitário. O Retificador Trifásico Híbrido (RTH) é uma estrutura composta por um retificador a diodos de 6 pulsos e por três retificadores monofásicos SEPIC conectados em paralelo. O controle digital proposto é capaz de impor a forma de onda das correntes de entrada, obtendose Distorção Harmônica Total (DHT) reduzida e fator de potência (FP) quase unitário, sendo que nesta condição, os retificadores monofásicos SEPIC conduzirão no máximo 33% da potência ativa total. Além disso, o uso de FPGAs dará ao Retificador Híbrido Trifásico uma flexibilidade adicional na operação, podendo substituir vários sistemas de múltiplos pulsos convencionais e reduzir custos para o sistema de controle por eliminar a confecção de circuitos complexos de controle analógico, para os conversores chaveados. Neste trabalho, apresenta-se uma análise detalhada e metodologia de projeto para o Retificador Híbrido Trifásico (RTH) que possibilita relacionar o valor da DHT das correntes de entrada com os valores das potências média e aparente processadas pelas estruturas controlada e não-controlada, podendo-se prever o desempenho global do sistema. Serão apresentados detalhes sobre o funcionamento do código VHDL e da modulação por histerese variável empregada e, por fim, os resultados experimentais de um protótipo implementado para 3,0 kW. O código VHDL desenvolvido, associado à lógica de controle digital proposta, foi implementado através de um dispositivo FPGA da Xilinx - Spartan XC2S200E, módulo digilab-D2E... (Resumo completo, clicar acesso eletrônico abaixo) / Abstract: The objective of this work is the development of a digital control logic with variable hysteresis modulation using a FPGA (Field Programmable Gate Array) device and VHDL (Hardware Description Language), applied at a hybrid three-phase rectifier in order to obtain an almost unitary input power factor (PF). The hybrid three-phase rectifier is a structure composed by parallel SEPIC controlled single-phase rectifiers connected to each leg of a standard 6-pulses uncontrolled diode rectifier. The proposed digital control is capable to impose input current waveforms, resulting in a reduced THD (Total Harmonic Distortion) and almost unitary input power factor, being that in this operation condition the parallel SEPIC single-phase rectifiers will process only 33.0 % of total active power. Moreover, the use of FPGA will provide to hybrid three-phase rectifier an additional flexbility in its operation, making possible the replacement of same conventional systems of multiple pulses and reducing costs for the control system, through the elimination of complex analogical circuitry used in the controlled converters. In this work is presented a detailed analysis and design methodology to hybrid threephase rectifier that establishes a relationship between the THD imposed to line input currents, with the average and apparent powers processed through controlled and uncontrolled structures, making possible to know previously the global system performance. It will be presented details about the operation of the VHDL code and variable hysteresis modulation proposed, and finally the experimental results from an implemented 3.0 kW prototype. The developed VHDL code, considering the proposed digital control logic, was implemented through a Xilinx's FPGA device - Spartan XC2S200E, digilab-D2E module, whose generated control signals resulted in input currents with practically sinusoidal waveforms... (Complete abstract click electronic access below) / Doutor

Orientador: Carlos Alberto Canesin / Resumo: Uma das principais dificuldades para a adoção dos veículos elétricos (VE) é o tempo de abastecimento (carregamento elétrico), considerado elevado quando comparado com o tempo requerido para abastecer um veículo com motor a combustão interna. O carregamento do VE típico de passageiros é geralmente realizado na residência do proprietário, ligando o carregador interno do VE em uma tomada convencional monofásica. Este método de carregamento é conhecido como de Corrente Alternada (CA), requer, tipicamente pelo menos 7 horas para fornecer uma carga completa. Por outro lado, o método de carregamento por Corrente Continua (CC) oferece tempos de carregamento entre 10 e 80 minutos. Contudo, para obter este nível de desempenho, são empregados carregadores externos de alta potência ligados de forma direta ao banco de baterias do VE. Devido ao custo e aos requerimentos de alimentação, estes carregadores rápidos são usados principalmente em aplicações públicas e comerciais. As pesquisas pelas melhores topologias a serem empregadas nos carregadores rápidos ainda são, neste ano de 2017 objeto de estudos em escala mundial. Neste contexto, este trabalho descreve a análise e implementação de um protótipo de carregador externo rápido para VE, o qual é composto por um retificador híbrido trifásico com correção ativa do fator de potência (Etapa CA-CC), seguido de um conversor tipo Buck entrelaçado (Etapa CC-CC). Na etapa CA-CC são impostas correntes de entrada senoidais, obtendo desta forma uma r... (Resumo completo, clicar acesso eletrônico abaixo) / Mestre

Submitted by CAMILO ALEXEY SUAREZ BUITRAGO null (camiloalexey@gmail.com) on 2017-05-05T23:51:03Z No. of bitstreams: 1 CAMILO ALEXEY SUAREZ BUITRAGO.pdf: 4865572 bytes, checksum: e8593c9e425def26a441b4b919b9d371 (MD5) / Approved for entry into archive by Luiz Galeffi (luizgaleffi@gmail.com) on 2017-05-08T16:36:05Z (GMT) No. of bitstreams: 1 suarezbuitrago_ca_me_ilha.pdf: 4865572 bytes, checksum: e8593c9e425def26a441b4b919b9d371 (MD5) / Made available in DSpace on 2017-05-08T16:36:05Z (GMT). No. of bitstreams: 1 suarezbuitrago_ca_me_ilha.pdf: 4865572 bytes, checksum: e8593c9e425def26a441b4b919b9d371 (MD5) Previous issue date: 2017-03-13 / Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) / Uma das principais dificuldades para a adoção dos veículos elétricos (VE) é o tempo de abastecimento (carregamento elétrico), considerado elevado quando comparado com o tempo requerido para abastecer um veículo com motor a combustão interna. O carregamento do VE típico de passageiros é geralmente realizado na residência do proprietário, ligando o carregador interno do VE em uma tomada convencional monofásica. Este método de carregamento é conhecido como de Corrente Alternada (CA), requer, tipicamente pelo menos 7 horas para fornecer uma carga completa. Por outro lado, o método de carregamento por Corrente Continua (CC) oferece tempos de carregamento entre 10 e 80 minutos. Contudo, para obter este nível de desempenho, são empregados carregadores externos de alta potência ligados de forma direta ao banco de baterias do VE. Devido ao custo e aos requerimentos de alimentação, estes carregadores rápidos são usados principalmente em aplicações públicas e comerciais. As pesquisas pelas melhores topologias a serem empregadas nos carregadores rápidos ainda são, neste ano de 2017 objeto de estudos em escala mundial. Neste contexto, este trabalho descreve a análise e implementação de um protótipo de carregador externo rápido para VE, o qual é composto por um retificador híbrido trifásico com correção ativa do fator de potência (Etapa CA-CC), seguido de um conversor tipo Buck entrelaçado (Etapa CC-CC). Na etapa CA-CC são impostas correntes de entrada senoidais, obtendo desta forma uma reduzida distorção harmônica total (DHT). Nesta etapa são empregados retificadores SEPIC comutados sob corrente nula (Zero Current Switching, ZCS) controlados por uma simples modulação por histerese, em paralelo com um retificador trifásico a diodos de seis pulsos. O estágio SEPIC processa apenas uma fração da potência total entregue pelo retificador híbrido, reduzindo deste modo os esforços de corrente dos semicondutores empregados, permitindo o uso desta topologia em elevados níveis de potência. Na etapa CC-CC o conversor Buck entrelaçado é controlado por modulação de largura de pulso (Pulse-Width Modulation, PWM), permitindo assim a implantação da técnica de carregamento por corrente constante e tensão constante (Constant Current-Constant Voltage, CC-CV), comumente empregada em baterias de íons de lítio e supercapacitores (SC). Como principal resultado foi obtido o carregamento de um banco de supercapacitores de 2,54 F, com corrente constante de 20 A, variando sua tensão de 180 V a 270 V com uma duração de 40 s, obtendo uma distorção harmônica total de 3,52% na corrente de entrada, ajustando-se ao padrão IEEE 2030.1.1-2015. / One of the main barriers against electric vehicle (EV) adoption is related to the battery recharging time, which is relatively high when compared to the time required to fill up a gasoline/diesel internal combustion engine vehicle. EV charging generally is done at home, using the on-board EV charger tied to conventional single phase power inlet, this charging method is known as Alternating Current (AC) and takes at least 7 hours to provide a full charge. On the other hand, the Direct Current (DC) method offers charging times from 1.2 hours to 10 minutes. However, to reach this performance, high power off-board chargers also known as fast-chargers (FC), directly charge the EV battery bank. Due to its cost and power supply requirements FC are used only in public or commercial applications. The researches for the best FC topologies are an active area of studies over the world. This work describes the analysis and implementation of an off-board electric vehicle (EV) Fast Charger prototype. It is composed by a three-phase hybrid rectifier with power factor correction (AC/DC stage), followed by an interleaved buck converter (DC/DC stage). At AC/DC stage, sinusoidal input phase currents are imposed, and consequently low Total Harmonic Distortion (THD) is obtained by the use of Zero Current Switching (ZCS) SEPIC rectifiers, applying a simple hysteresis control technique, in parallel with a conventional three-phase six pulses diode rectifier. The SEPIC converters manage only a fraction of the total power delivered by the hybrid rectifier, reducing the semiconductors current stresses, and allowing the use of this topology for high power levels. At DC/DC stage, the interleaved buck converter is controlled by Pulse Width Modulation (PWM), allowing Constant Current–Constant Voltage (CC-CV) charging technique, typically used for Lithium-ion (Li) batteries and Supercapacitors (SC). As main result of this implementation was obtained a charging process using constant a constant current of 20A over a supercapacitor bank of 2,54 F, raising its voltage from 180V to 270V in less than 40s, having a input phase current THD of 3,52%, fulfilling the requirements of IEEE 2030.1.1-2015 standard.