Este trabalho apresenta a pesquisa e o desenvolvimento da ferramenta para geração automática de leiautes WTROPIC. O WTROPIC é uma ferramenta para a geração remota, acessível via WWW, de leiautes para circuitos CMOS adequada ao projeto FUCAS e ao ambiente CAVE. O WTROPIC foi concebido a partir de otimizações realizadas na versão 3 da ferramenta TROPIC. É mostrado também, como as otimizações no leiaute do TROPIC foram implementadas e como essas otimizações permitem ao WTROPIC cerca de 10% de redução da largura dos circuitos gerados em comparação ao TROPIC. Como o TROPIC, o WTROPIC é um gerador de macro células CMOS independente de biblioteca. Apresenta-se também, como a ferramenta WTROPIC foi integrada ao ambiente de concepção de circuitos CAVE, as mudanças propostas para metodologia de integração de ferramentas do CAVE que conduzem a uma melhora na qualidade de integração e a padronização das interfaces de usuário e como a síntese física de um leiaute pode ser então realizada remotamente. Dessa maneira, obteve-se uma ferramenta para a concepção de leiautes disponível a qualquer usuário com acesso a internet, mesmo que esse usuário não disponha de uma máquina com elevada capacidade de processamento, normalmente exigido por ferramentas de CAD.

Este trabalho apresenta a pesquisa e o desenvolvimento da ferramenta para geração automática de leiautes WTROPIC. O WTROPIC é uma ferramenta para a geração remota, acessível via WWW, de leiautes para circuitos CMOS adequada ao projeto FUCAS e ao ambiente CAVE. O WTROPIC foi concebido a partir de otimizações realizadas na versão 3 da ferramenta TROPIC. É mostrado também, como as otimizações no leiaute do TROPIC foram implementadas e como essas otimizações permitem ao WTROPIC cerca de 10% de redução da largura dos circuitos gerados em comparação ao TROPIC. Como o TROPIC, o WTROPIC é um gerador de macro células CMOS independente de biblioteca. Apresenta-se também, como a ferramenta WTROPIC foi integrada ao ambiente de concepção de circuitos CAVE, as mudanças propostas para metodologia de integração de ferramentas do CAVE que conduzem a uma melhora na qualidade de integração e a padronização das interfaces de usuário e como a síntese física de um leiaute pode ser então realizada remotamente. Dessa maneira, obteve-se uma ferramenta para a concepção de leiautes disponível a qualquer usuário com acesso a internet, mesmo que esse usuário não disponha de uma máquina com elevada capacidade de processamento, normalmente exigido por ferramentas de CAD.

Este trabalho apresenta a pesquisa e o desenvolvimento da ferramenta para geração automática de leiautes WTROPIC. O WTROPIC é uma ferramenta para a geração remota, acessível via WWW, de leiautes para circuitos CMOS adequada ao projeto FUCAS e ao ambiente CAVE. O WTROPIC foi concebido a partir de otimizações realizadas na versão 3 da ferramenta TROPIC. É mostrado também, como as otimizações no leiaute do TROPIC foram implementadas e como essas otimizações permitem ao WTROPIC cerca de 10% de redução da largura dos circuitos gerados em comparação ao TROPIC. Como o TROPIC, o WTROPIC é um gerador de macro células CMOS independente de biblioteca. Apresenta-se também, como a ferramenta WTROPIC foi integrada ao ambiente de concepção de circuitos CAVE, as mudanças propostas para metodologia de integração de ferramentas do CAVE que conduzem a uma melhora na qualidade de integração e a padronização das interfaces de usuário e como a síntese física de um leiaute pode ser então realizada remotamente. Dessa maneira, obteve-se uma ferramenta para a concepção de leiautes disponível a qualquer usuário com acesso a internet, mesmo que esse usuário não disponha de uma máquina com elevada capacidade de processamento, normalmente exigido por ferramentas de CAD.

A crescente evolução das tecnologias de fabricação de circuitos integrados demanda o desenvolvimento de novas ferramentas de CAD. O desenvolvimento tradicional de circuitos digitais a nível físico baseia-se em bibliotecas de células. Estas bibliotecas de células oferecem certa previsibilidade do comportamento elétrico do projeto devido à caracterização prévia das células. Além disto,diferentes versões para cada célula são requeridas de forma que características como atraso e consumo sejam atendidos, aumentando o número de células necessárias em uma bilioteca. A geração automática de leiautes é uma alternativa cada vez mais importante para a geracão baseada em células. Este método implementa transistores e conexões de acordo com padrões que são definidos em algoritmos sem as limitações impostas pelo uso de uma biblioteca de células. A previsibilidade em leiautes gerado automaticamente é oferecida por ferramentas de análise e estimativa. Estas ferramentas devem ser aptas a trabalhar com estimativas do leiaute e gerar informações relativas a atraso, potência e área. Este trabalho inclui a pesquisa de novos métodos de síntese física e a implementação de um gerador automático de leiautes cujas células são geradas no momento da síntese do leiaute. A pesquisa investiga diferentes estratégias de disposição dos componentes (transistores, contatos e conexões) em um leiaute e seus efeitos na ocupação de área e no atraso e de um circuito. A estratégia de leiaute utilizada aplica técnicas de otimização de atraso pela integração com uma técnicas de dimensionamento de transistores. Isto é feito de forma que o método de folding permita diferentes dimensionamentos para os transistores. As principais características da estratégia proposta neste trabalho são: linhas de alimentação entre bandas, roteamento sobre o leiaute (não são utilizados canais de roteamento) e geração de leiautes visando a redução do atraso do circuito pela aplicação da técnica de dimensionamento ao leiaute e redução do comprimento médio das conexões. O fato de permitir a implementação de qualquer combinação de equações lógicas, sem as restrições impostas pelo uso de uma biblioteca de células, permite a síntese de circuitos com uma otimização do número de transistores utilizados. Isto contribui para a diminuição de atrasos e do consumo, especialmente do consumo estático em circuitos submicrônicos. Comparações entre a estratégia proposta e outros métodos conhecidos são apresentadas de forma a validar a proposta apresentada. / The evolution of integrated circuits technologies demands the development of new CAD tools. The traditional development of digital circuits at physical level is based in library of cells. These libraries of cells offer certain predictability of the electrical behavior of the design due to the previous characterization of the cells. Besides, different versions of each cell are required in such a way that delay and power consumption characteristics are taken into account, increasing the number of cells in a library. The automatic full custom layout generation is an alternative each time more important to cell based generation approaches. This strategy implements transistors and connections according patterns defined by algorithms. So, it is possible to implement any logic function avoiding the limitations of the library of cells. Tools of analysis and estimate must offer the predictability in automatic full custom layouts. These tools must be able to work with layout estimates and to generate information related to delay, power consumption and area occupation. This work includes the research of new methods of physical synthesis and the implementation of an automatic layout generation in which the cells are generated at the moment of the layout synthesis. The research investigates different strategies of elements disposition (transistors, contacts and connections) in a layout and their effects in the area occupation and circuit delay. The presented layout strategy applies delay optimization by the integration with a gate sizing technique. This is performed in such a way the folding method allows individual discrete sizing to transistors. The main characteristics of the proposed strategy are: power supply lines between rows, over the layout routing (channel routing is not used), circuit routing performed before layout generation and layout generation targeting delay reduction by the application of the sizing technique. The possibility to implement any logic function, without restrictions imposed by a library of cells, allows the circuit synthesis with optimization in the number of the transistors. This reduction in the number of transistors decreases the delay and power consumption, mainly the static power consumption in submicrometer circuits. Comparisons between the proposed strategy and other well-known methods are presented in such a way the proposed method is validated.

MEMS (Micro-Electro-Mechanical Systems) é um microsistema invasivo, intermediador e interativo que se desenvolve de forma inteligente, versátil e eficiente. Entretanto, a interatividade, característica que o torna altamente atrativo e suas qualidades de leveza, invisibilidade, economia quanto a consumo de energia, robustez e alta confiabilidade são foco de investigação. Através da obtenção dos parâmetros característicos muitos desses aspectos podem ser otimizados. Conseqüentemente, este trabalho se propõe obter os parâmetros característicos necessários ao modelo matemático de atuadores MEMS, baseados em deformação elástica e dinâmica combdrive, de forma a descrever com precisão o comportamento linear destes em nível de sistema. Os parâmetros característicos de MEMS podem ser extraídos no próprio simulador, ou identificados através da manipulação dos dados dos sinais de entrada e saída obtidos na execução de testes modais sobre o protótipo. Quando a identificação é determinística, utiliza sinais de excitação que obedecem a uma boa relação sinal-ruído (SNR-Signal-Noise Rate). Quando a identificação é estocástica utiliza sinais de excitação misturados com ruído. Essas duas formas de identificação podem ser interpretadas como os dois extremos de identificação. A rigor, qualquer procedimento que não esteja em nenhum desses extremos pode ser denominado de identificação “caixa-cinza”. Dessa forma, a proposta deste trabalho investigativo consiste em utilizar a identificação “caixa cinza” para obter os parâmetros característicos dos atuadores eletromecânicos MEMS combinando as vantagens dos procedimentos determinísticos e estocásticos. Sob este propósito, foi feita revisão das propriedades da matéria, conceituação de atuadores, compreensão da visão bottom-up e, finalmente, estudo de modelos estocásticos com entradas exógenas ARX (Autoregressive with Exogenous Inputs) e uso de estimadores recursivos, Mínimos Quadrado e Variável Instrumental. A comparação dos resultados do modelo determinístico produzido através de FEM/BEM permite testar o desempenho entre dois modelos de índoles diferentes. Os resultados obtidos após a coleta de dados, a escolha da representação matemática, a determinação da estrutura do modelo, a estimação dos parâmetros e a validação do modelo das três tipologias de atuadores desenvolvidos: pontes simples, ponte dupla e dobradiça dupla permitem identificar os parâmetros característicos com erro quadrático médio menor a 1% e validar esses parâmetros num período não maior a 0,5s. Os resultados se mostram altamente satisfatórios, tornando este trabalho uma contribuição científica à síntese de MEMS em nível de sistemas. / MEMS (Micro Electro-Mechanical Systems) is an invasive, intermediator and interactive small size system that develops in an intelligent, versatile and efficient way. However, the interactivity, feature that makes the system highly attractive and its qualities of lightness, invisibility, economy with regard to power consumption, robustness and high reliability are the focus of research. By obtaining the characteristic parameters many of these aspects can be optimized. Therefore, this study proposes to obtain the characteristic parameters necessary for the mathematical model for MEMS actuators, based on elastic deformation and dynamic comb-drive in order to accurately describe the linear behavior in level system. The characteristic parameters of MEMS can be extracted in the own simulator or identified through the manipulation of input and output data signals obtained in the execution of modal tests on the prototype. When the identification is deterministic, it uses the excitation signals that follow a good signal noise rate (SNR). When the identification is stochastic it uses excitation signals mixed with noise. These two forms of identification can be interpreted as the two extremes of the identification. Strictly speaking, any procedure that is not in any of these extremes may be called the "gray-box" identification. Thus, the propose of this research work consists of using the “gray-box” identification to obtain the characteristic parameters of the MEMS electro-mechanical actuators combining the advantages of the deterministic and stochastic procedures. Under this purpose, it was made revision of the matter features, conceptualization of the actuators, comprehension of the bottom-up vision and, finally, study of the stochastic models with autoregressive exogenous inputs (ARX) and the use of recursive estimators, Least Square and Instrumental Variable. The comparison of results of the deterministic model generated by FEM / BEM, allows testing the performance between two models of different kinds. The results obtained after the data collection, the choice of mathematical representation, the determination of the structure of the model, the estimation of the parameters and validation of the model of three actuators topologies developed (simple bridges, double bridge and double hinge) that permit to identify the parameters with a average quadratic error minor than 1% and to validate these parameters in a period not more than 0.5s. The results show highly satisfactory, becoming this work a scientific contribution to MEMS synthesis at system levels.

MEMS (Micro-Electro-Mechanical Systems) é um microsistema invasivo, intermediador e interativo que se desenvolve de forma inteligente, versátil e eficiente. Entretanto, a interatividade, característica que o torna altamente atrativo e suas qualidades de leveza, invisibilidade, economia quanto a consumo de energia, robustez e alta confiabilidade são foco de investigação. Através da obtenção dos parâmetros característicos muitos desses aspectos podem ser otimizados. Conseqüentemente, este trabalho se propõe obter os parâmetros característicos necessários ao modelo matemático de atuadores MEMS, baseados em deformação elástica e dinâmica combdrive, de forma a descrever com precisão o comportamento linear destes em nível de sistema. Os parâmetros característicos de MEMS podem ser extraídos no próprio simulador, ou identificados através da manipulação dos dados dos sinais de entrada e saída obtidos na execução de testes modais sobre o protótipo. Quando a identificação é determinística, utiliza sinais de excitação que obedecem a uma boa relação sinal-ruído (SNR-Signal-Noise Rate). Quando a identificação é estocástica utiliza sinais de excitação misturados com ruído. Essas duas formas de identificação podem ser interpretadas como os dois extremos de identificação. A rigor, qualquer procedimento que não esteja em nenhum desses extremos pode ser denominado de identificação “caixa-cinza”. Dessa forma, a proposta deste trabalho investigativo consiste em utilizar a identificação “caixa cinza” para obter os parâmetros característicos dos atuadores eletromecânicos MEMS combinando as vantagens dos procedimentos determinísticos e estocásticos. Sob este propósito, foi feita revisão das propriedades da matéria, conceituação de atuadores, compreensão da visão bottom-up e, finalmente, estudo de modelos estocásticos com entradas exógenas ARX (Autoregressive with Exogenous Inputs) e uso de estimadores recursivos, Mínimos Quadrado e Variável Instrumental. A comparação dos resultados do modelo determinístico produzido através de FEM/BEM permite testar o desempenho entre dois modelos de índoles diferentes. Os resultados obtidos após a coleta de dados, a escolha da representação matemática, a determinação da estrutura do modelo, a estimação dos parâmetros e a validação do modelo das três tipologias de atuadores desenvolvidos: pontes simples, ponte dupla e dobradiça dupla permitem identificar os parâmetros característicos com erro quadrático médio menor a 1% e validar esses parâmetros num período não maior a 0,5s. Os resultados se mostram altamente satisfatórios, tornando este trabalho uma contribuição científica à síntese de MEMS em nível de sistemas. / MEMS (Micro Electro-Mechanical Systems) is an invasive, intermediator and interactive small size system that develops in an intelligent, versatile and efficient way. However, the interactivity, feature that makes the system highly attractive and its qualities of lightness, invisibility, economy with regard to power consumption, robustness and high reliability are the focus of research. By obtaining the characteristic parameters many of these aspects can be optimized. Therefore, this study proposes to obtain the characteristic parameters necessary for the mathematical model for MEMS actuators, based on elastic deformation and dynamic comb-drive in order to accurately describe the linear behavior in level system. The characteristic parameters of MEMS can be extracted in the own simulator or identified through the manipulation of input and output data signals obtained in the execution of modal tests on the prototype. When the identification is deterministic, it uses the excitation signals that follow a good signal noise rate (SNR). When the identification is stochastic it uses excitation signals mixed with noise. These two forms of identification can be interpreted as the two extremes of the identification. Strictly speaking, any procedure that is not in any of these extremes may be called the "gray-box" identification. Thus, the propose of this research work consists of using the “gray-box” identification to obtain the characteristic parameters of the MEMS electro-mechanical actuators combining the advantages of the deterministic and stochastic procedures. Under this purpose, it was made revision of the matter features, conceptualization of the actuators, comprehension of the bottom-up vision and, finally, study of the stochastic models with autoregressive exogenous inputs (ARX) and the use of recursive estimators, Least Square and Instrumental Variable. The comparison of results of the deterministic model generated by FEM / BEM, allows testing the performance between two models of different kinds. The results obtained after the data collection, the choice of mathematical representation, the determination of the structure of the model, the estimation of the parameters and validation of the model of three actuators topologies developed (simple bridges, double bridge and double hinge) that permit to identify the parameters with a average quadratic error minor than 1% and to validate these parameters in a period not more than 0.5s. The results show highly satisfactory, becoming this work a scientific contribution to MEMS synthesis at system levels.

A crescente evolução das tecnologias de fabricação de circuitos integrados demanda o desenvolvimento de novas ferramentas de CAD. O desenvolvimento tradicional de circuitos digitais a nível físico baseia-se em bibliotecas de células. Estas bibliotecas de células oferecem certa previsibilidade do comportamento elétrico do projeto devido à caracterização prévia das células. Além disto,diferentes versões para cada célula são requeridas de forma que características como atraso e consumo sejam atendidos, aumentando o número de células necessárias em uma bilioteca. A geração automática de leiautes é uma alternativa cada vez mais importante para a geracão baseada em células. Este método implementa transistores e conexões de acordo com padrões que são definidos em algoritmos sem as limitações impostas pelo uso de uma biblioteca de células. A previsibilidade em leiautes gerado automaticamente é oferecida por ferramentas de análise e estimativa. Estas ferramentas devem ser aptas a trabalhar com estimativas do leiaute e gerar informações relativas a atraso, potência e área. Este trabalho inclui a pesquisa de novos métodos de síntese física e a implementação de um gerador automático de leiautes cujas células são geradas no momento da síntese do leiaute. A pesquisa investiga diferentes estratégias de disposição dos componentes (transistores, contatos e conexões) em um leiaute e seus efeitos na ocupação de área e no atraso e de um circuito. A estratégia de leiaute utilizada aplica técnicas de otimização de atraso pela integração com uma técnicas de dimensionamento de transistores. Isto é feito de forma que o método de folding permita diferentes dimensionamentos para os transistores. As principais características da estratégia proposta neste trabalho são: linhas de alimentação entre bandas, roteamento sobre o leiaute (não são utilizados canais de roteamento) e geração de leiautes visando a redução do atraso do circuito pela aplicação da técnica de dimensionamento ao leiaute e redução do comprimento médio das conexões. O fato de permitir a implementação de qualquer combinação de equações lógicas, sem as restrições impostas pelo uso de uma biblioteca de células, permite a síntese de circuitos com uma otimização do número de transistores utilizados. Isto contribui para a diminuição de atrasos e do consumo, especialmente do consumo estático em circuitos submicrônicos. Comparações entre a estratégia proposta e outros métodos conhecidos são apresentadas de forma a validar a proposta apresentada. / The evolution of integrated circuits technologies demands the development of new CAD tools. The traditional development of digital circuits at physical level is based in library of cells. These libraries of cells offer certain predictability of the electrical behavior of the design due to the previous characterization of the cells. Besides, different versions of each cell are required in such a way that delay and power consumption characteristics are taken into account, increasing the number of cells in a library. The automatic full custom layout generation is an alternative each time more important to cell based generation approaches. This strategy implements transistors and connections according patterns defined by algorithms. So, it is possible to implement any logic function avoiding the limitations of the library of cells. Tools of analysis and estimate must offer the predictability in automatic full custom layouts. These tools must be able to work with layout estimates and to generate information related to delay, power consumption and area occupation. This work includes the research of new methods of physical synthesis and the implementation of an automatic layout generation in which the cells are generated at the moment of the layout synthesis. The research investigates different strategies of elements disposition (transistors, contacts and connections) in a layout and their effects in the area occupation and circuit delay. The presented layout strategy applies delay optimization by the integration with a gate sizing technique. This is performed in such a way the folding method allows individual discrete sizing to transistors. The main characteristics of the proposed strategy are: power supply lines between rows, over the layout routing (channel routing is not used), circuit routing performed before layout generation and layout generation targeting delay reduction by the application of the sizing technique. The possibility to implement any logic function, without restrictions imposed by a library of cells, allows the circuit synthesis with optimization in the number of the transistors. This reduction in the number of transistors decreases the delay and power consumption, mainly the static power consumption in submicrometer circuits. Comparisons between the proposed strategy and other well-known methods are presented in such a way the proposed method is validated.

A crescente evolução das tecnologias de fabricação de circuitos integrados demanda o desenvolvimento de novas ferramentas de CAD. O desenvolvimento tradicional de circuitos digitais a nível físico baseia-se em bibliotecas de células. Estas bibliotecas de células oferecem certa previsibilidade do comportamento elétrico do projeto devido à caracterização prévia das células. Além disto,diferentes versões para cada célula são requeridas de forma que características como atraso e consumo sejam atendidos, aumentando o número de células necessárias em uma bilioteca. A geração automática de leiautes é uma alternativa cada vez mais importante para a geracão baseada em células. Este método implementa transistores e conexões de acordo com padrões que são definidos em algoritmos sem as limitações impostas pelo uso de uma biblioteca de células. A previsibilidade em leiautes gerado automaticamente é oferecida por ferramentas de análise e estimativa. Estas ferramentas devem ser aptas a trabalhar com estimativas do leiaute e gerar informações relativas a atraso, potência e área. Este trabalho inclui a pesquisa de novos métodos de síntese física e a implementação de um gerador automático de leiautes cujas células são geradas no momento da síntese do leiaute. A pesquisa investiga diferentes estratégias de disposição dos componentes (transistores, contatos e conexões) em um leiaute e seus efeitos na ocupação de área e no atraso e de um circuito. A estratégia de leiaute utilizada aplica técnicas de otimização de atraso pela integração com uma técnicas de dimensionamento de transistores. Isto é feito de forma que o método de folding permita diferentes dimensionamentos para os transistores. As principais características da estratégia proposta neste trabalho são: linhas de alimentação entre bandas, roteamento sobre o leiaute (não são utilizados canais de roteamento) e geração de leiautes visando a redução do atraso do circuito pela aplicação da técnica de dimensionamento ao leiaute e redução do comprimento médio das conexões. O fato de permitir a implementação de qualquer combinação de equações lógicas, sem as restrições impostas pelo uso de uma biblioteca de células, permite a síntese de circuitos com uma otimização do número de transistores utilizados. Isto contribui para a diminuição de atrasos e do consumo, especialmente do consumo estático em circuitos submicrônicos. Comparações entre a estratégia proposta e outros métodos conhecidos são apresentadas de forma a validar a proposta apresentada. / The evolution of integrated circuits technologies demands the development of new CAD tools. The traditional development of digital circuits at physical level is based in library of cells. These libraries of cells offer certain predictability of the electrical behavior of the design due to the previous characterization of the cells. Besides, different versions of each cell are required in such a way that delay and power consumption characteristics are taken into account, increasing the number of cells in a library. The automatic full custom layout generation is an alternative each time more important to cell based generation approaches. This strategy implements transistors and connections according patterns defined by algorithms. So, it is possible to implement any logic function avoiding the limitations of the library of cells. Tools of analysis and estimate must offer the predictability in automatic full custom layouts. These tools must be able to work with layout estimates and to generate information related to delay, power consumption and area occupation. This work includes the research of new methods of physical synthesis and the implementation of an automatic layout generation in which the cells are generated at the moment of the layout synthesis. The research investigates different strategies of elements disposition (transistors, contacts and connections) in a layout and their effects in the area occupation and circuit delay. The presented layout strategy applies delay optimization by the integration with a gate sizing technique. This is performed in such a way the folding method allows individual discrete sizing to transistors. The main characteristics of the proposed strategy are: power supply lines between rows, over the layout routing (channel routing is not used), circuit routing performed before layout generation and layout generation targeting delay reduction by the application of the sizing technique. The possibility to implement any logic function, without restrictions imposed by a library of cells, allows the circuit synthesis with optimization in the number of the transistors. This reduction in the number of transistors decreases the delay and power consumption, mainly the static power consumption in submicrometer circuits. Comparisons between the proposed strategy and other well-known methods are presented in such a way the proposed method is validated.

MEMS (Micro-Electro-Mechanical Systems) é um microsistema invasivo, intermediador e interativo que se desenvolve de forma inteligente, versátil e eficiente. Entretanto, a interatividade, característica que o torna altamente atrativo e suas qualidades de leveza, invisibilidade, economia quanto a consumo de energia, robustez e alta confiabilidade são foco de investigação. Através da obtenção dos parâmetros característicos muitos desses aspectos podem ser otimizados. Conseqüentemente, este trabalho se propõe obter os parâmetros característicos necessários ao modelo matemático de atuadores MEMS, baseados em deformação elástica e dinâmica combdrive, de forma a descrever com precisão o comportamento linear destes em nível de sistema. Os parâmetros característicos de MEMS podem ser extraídos no próprio simulador, ou identificados através da manipulação dos dados dos sinais de entrada e saída obtidos na execução de testes modais sobre o protótipo. Quando a identificação é determinística, utiliza sinais de excitação que obedecem a uma boa relação sinal-ruído (SNR-Signal-Noise Rate). Quando a identificação é estocástica utiliza sinais de excitação misturados com ruído. Essas duas formas de identificação podem ser interpretadas como os dois extremos de identificação. A rigor, qualquer procedimento que não esteja em nenhum desses extremos pode ser denominado de identificação “caixa-cinza”. Dessa forma, a proposta deste trabalho investigativo consiste em utilizar a identificação “caixa cinza” para obter os parâmetros característicos dos atuadores eletromecânicos MEMS combinando as vantagens dos procedimentos determinísticos e estocásticos. Sob este propósito, foi feita revisão das propriedades da matéria, conceituação de atuadores, compreensão da visão bottom-up e, finalmente, estudo de modelos estocásticos com entradas exógenas ARX (Autoregressive with Exogenous Inputs) e uso de estimadores recursivos, Mínimos Quadrado e Variável Instrumental. A comparação dos resultados do modelo determinístico produzido através de FEM/BEM permite testar o desempenho entre dois modelos de índoles diferentes. Os resultados obtidos após a coleta de dados, a escolha da representação matemática, a determinação da estrutura do modelo, a estimação dos parâmetros e a validação do modelo das três tipologias de atuadores desenvolvidos: pontes simples, ponte dupla e dobradiça dupla permitem identificar os parâmetros característicos com erro quadrático médio menor a 1% e validar esses parâmetros num período não maior a 0,5s. Os resultados se mostram altamente satisfatórios, tornando este trabalho uma contribuição científica à síntese de MEMS em nível de sistemas. / MEMS (Micro Electro-Mechanical Systems) is an invasive, intermediator and interactive small size system that develops in an intelligent, versatile and efficient way. However, the interactivity, feature that makes the system highly attractive and its qualities of lightness, invisibility, economy with regard to power consumption, robustness and high reliability are the focus of research. By obtaining the characteristic parameters many of these aspects can be optimized. Therefore, this study proposes to obtain the characteristic parameters necessary for the mathematical model for MEMS actuators, based on elastic deformation and dynamic comb-drive in order to accurately describe the linear behavior in level system. The characteristic parameters of MEMS can be extracted in the own simulator or identified through the manipulation of input and output data signals obtained in the execution of modal tests on the prototype. When the identification is deterministic, it uses the excitation signals that follow a good signal noise rate (SNR). When the identification is stochastic it uses excitation signals mixed with noise. These two forms of identification can be interpreted as the two extremes of the identification. Strictly speaking, any procedure that is not in any of these extremes may be called the "gray-box" identification. Thus, the propose of this research work consists of using the “gray-box” identification to obtain the characteristic parameters of the MEMS electro-mechanical actuators combining the advantages of the deterministic and stochastic procedures. Under this purpose, it was made revision of the matter features, conceptualization of the actuators, comprehension of the bottom-up vision and, finally, study of the stochastic models with autoregressive exogenous inputs (ARX) and the use of recursive estimators, Least Square and Instrumental Variable. The comparison of results of the deterministic model generated by FEM / BEM, allows testing the performance between two models of different kinds. The results obtained after the data collection, the choice of mathematical representation, the determination of the structure of the model, the estimation of the parameters and validation of the model of three actuators topologies developed (simple bridges, double bridge and double hinge) that permit to identify the parameters with a average quadratic error minor than 1% and to validate these parameters in a period not more than 0.5s. The results show highly satisfactory, becoming this work a scientific contribution to MEMS synthesis at system levels.

Tecnologias submicrônicas (DSM) têm inserido novos desafios ao projeto de circuitos devido a redução de geometrias, redução na tensão de alimentação, aumento da freqüência e aumento da densidade de lógica. Estas características reduzem significativamente a confiabilidade dos circuitos integrados devido a suscetibilidade a efeitos como crosstalk e acoplamento de substrato. Ainda, os efeitos da radiação são mais significantes devido as partículas com baixa energia começam a ser um problema em tecnologias DSM. Todas essas características enfatizam a necessidade de novas ferramentas de automação. Um dos objetivos desta tese é desenvolver novas ferramentas aptas a lidar com estes desafios. Esta tese é dividida em duas grandes contribuições. A primeira está relacionada com o desenvolvimento de uma nova metodologia com o objetivo de gerar circuitos otimizados em respeito ao atraso e ao consumo de potência. Um novo fluxo de projeto é apresentado na qual o circuito é otimizado no nível de transistor. Esta metodologia permite otimizar cada transistor de acordo com as capacitâncias associadas. Diferente da metodologia tradicional, o leiaute é gerado sob demanda depois do processo de otimização de transistores. Resultados mostram melhora de 11% em relação ao atraso dos circuitos e 30% de redução no consumo de potência em comparação à metodologia tradicional. A segunda contribuição está relacionada com o desenvolvimento de técnicas de geração de circuitos tolerantes a radiação. Uma técnica CWSP é usada para aplicar redundância temporal em elementos seqüenciais. Esta técnica apresenta baixa utilização de área, mas as penalidades no atraso estão totalmente relacionadas com a duração do pulso que se planeja atenuar. Além disso, uma nova metodologia de dimensionamento de transistores para falhas transientes é apresentada. A metodologia de dimensionamento é baseada em um modelo analítico. O modelo considera independente blocos de transistores PMOS e NMOS. Então, somente transistores diretamente relacionados à atenuação são dimensionados. Resultados mostram área, atraso e consumo de potência reduzido em comparação com as técnicas CWSP e TMR, permitindo o desenvolvimento de circuitos com alta freqüência. / Deep submicron (DSM) technologies have increased the challenges in circuit designs due to geometry shrinking, power supply reduction, frequency increasing and high logic density. The reliability of integrated circuits is significantly reduced as a consequence of the susceptibility to crosstalk and substrate coupling. In addition, radiation effects are also more significant because particles with low energy, without importance in older technologies, start to be a problem in DSM technologies. All these characteristics emphasize the need for new Electronic Design Automation (EDA) tools. One of the goals of this thesis is to develop EDA tools able to cope with these DSM challenges. This thesis is divided in two major contributions. The first contribution is related to the development of a new methodology able to generate optimized circuits in respect to timing and power consumption. A new design flow is proposed in which the circuit is optimized at transistor level. This methodology allows the optimization of every single transistor according to the capacitances associated to it. Different from the traditional standard cell approach, the layout is generated on demand after a transistor level optimization process. Results show an average 11% delay improvement and more than 30% power saving in comparison with the traditional design flow. The second contribution of this thesis is related with the development of techniques for radiation-hardened circuits. The Code Word State Preserving (CWSP) technique is used to apply timing redundancy into latches and flipflops. This technique presents low area overhead, but timing penalties are totally related with the glitch duration is being attenuated. Further, a new transistor sizing methodology for Single Event Transient (SET) attenuation is proposed. The sizing method is based on an analytic model. The model considers independently pull-up and pull-down blocks. Thus, only transistors directly related to the SET attenuation are sized. Results show smaller area, timing and power consumption overhead in comparison with TMR and CWSP techniques allowing the development of high frequency circuits, with lower area and power overhead.