II existe des instructions data-parallèles dans les processeurs modernes. Ces instructions permettent d'effectuer la même opération sur plusieurs données différentes en parallèle. Présentement il est difficile de programmer des logiciels qui utilisent ces instructions data-parallèles avec les solutions existantes, Nous avons donc exploré l'utilisation d'un langage destiné à la programmation des circuits parallèles comme les FPGA (Field Programmable Gate Array) pour fabriqué un logiciel qui permet d'utiliser ces instructions data-parallèles de manière simple et efficace. Un langage de haut niveau pour la programmation des FPGA. le langage psC- Parallel and Synchronous C- a été choisi, Sa syntaxe proche du C, son paradigme entièrement parallèle et la disponibilité du code source ont justifié ce choix, II y a plusieurs années, les gens pensaient qu'aujourd'hui l'optimisation ne serait plus aussi importante qu'elle l'était pour eux. Ils disaient que la quantité de mémoire et la puissance de calculs des processeurs ferait en sorte que le gain en temps ne vaudrait pas l'effort de programmation nécessaire pour programmer du code optimisé. Maintenant, nous savons que ce n'est pas le cas. Les processeurs ont certes eu un gain de performance important, mais les tâches qu'ils accomplissent nécessitent de plus en plus de puissance de calculs et de mémoire. Aujourd'hui, une bonne partie de la puissance de calculs s'obtient par l'utilisation des instructions data-parallèles disponibles dans les processeurs modernes. Pour inclure ces instructions data-parallèles dans un logicieL il n'y a pas beaucoup d'alternatives disponibles. Ce travail a consisté à réaliser un compilateur complet pour machine SIMD. Une nouvelle syntaxe permettant de supporter les instructions data-parallèles a été définie et intégrée à celle du langage psC. L'algorithme de génération de code assembleur pour les instructions data-parallèles de type SSE d'Intel a été implémenté et testé. Finalement, trois applications ont été programmées et les performances de rapidité d'exécution comparées à diverses méthodes classiques de programmation. Les résultats montrent que les performances obtenu par le langage psC est toujours situé entre celui obtenu par un expert codant en langage assembleur et celui obtenu par les compilateurs C et C++, Ceci correspond à ce qui était désiré. En conclusion, ce travail de recherche a démontré qu'il était possible d'utiliser un langage HL-HDL (High Level Hardware Description Language) pour générer du code qui bénéficie des instructions data-parallèles. Le gain en performance de F implementation psC est présenté pour tous les cas étudié, et se rapproche de F implementation assembleur qui est le maximum atteignable.

L'analyse des traces d'événements permet d'identifier des erreurs dans l'exécution du système ou la violation de certaines politiques. Le principe de cette analyse consiste à vérifier si un système respecte un contrat donné. Un "contrat d'interface" est une définition formelle de ce qui constitue une interaction valide avec un système particulier. Bien qu'ils ne soient pas toujours nommés ainsi, de tels contrats existent sous de nombreuses formes dans un grand nombre de domaines. Par exemple, la séquence de messages HTTP acceptés par un service web définit un protocole qui peut être formalisé sous forme de contrat. De la même manière, le concept peut être appliqué en programmation orientée-objet pour spécifier les séquences valides d'appels de méthodes d'une classe, ou plus généralement pour décrire n'importe quelle séquence d'événements générée par un système. Plusieurs formalismes, d'expressivité variable, existent pour exprimer un contrat. Dans la dernière décennie, plusieurs outils et algorithmes d'analyse des traces d'événements ont été développés par des chercheurs. La plupart de ces outils sont mal documentés en ce qui a trait à leur performance. De plus, la mémoire et le temps consommés varient beaucoup d'un scénario à un autre sans qu'il existe un consensus à savoir quelle méthode fonctionne le mieux. L'objectif de ce mémoire est de pallier à ce manque et de comparer divers outils d'analyse de traces sur divers jeux des données. Ce mémoire de maitrise apporte des solutions à la problématique énoncé. Une interface graphique, appelée BabelTrace, a été implémentée pour résoudre ses problèmes. Une comparaison entre l'ensemble des outils étudiés dans ce mémoire, sur des scénarios réalistes, a montré que les meilleures performances sont obtenues en utilisant l'outil Monpoly. Enfin, lés systèmes de gestion de base de données ont donné de bons résultats en les comparant avec les model checker tels que SPIN et NuSMV.

At present time, aging of the population is one of the main challenges of the 21st century. The current situation is leading to an increased number of people afflicted with cognitive disorders such as Alzheimer's disease. This group of people suffers from a progressive decline in their abilities to perform what are called the activities of the daily living (ADLs).The consequence of this reality is the urgent need for more home assistance services, as these people desire to continue living independently at home. To address this important issue, Smart Home laboratories such as LIARA, DOMUS and MavHome perform research in order to propose technological solutions for assistance provision to residents of the Smart Home. Assisting people in carrying out their ADLs, increasing quality of life and optimizing spent energy are some of the goals in Smart Home design. Technically speaking, a Smart Home is an ambient environment which, through its embedded sensors, captures data resulting from the observation of activities carried out in this environment. This data is then analyzed by artificial intelligence techniques in order to provide information about home state normality and needed assistance. In the end, the system aims to intervene by providing guidance through its actuators. In this context, activity recognition becomes a key element in order to be able to provide adequate information services at the right moment. This thesis aims to contribute to this important challenge relating to activity recognition in the Smart Home designed for cognitive assistance. This contribution follows in the footsteps of temporal data mining and activity recognition approaches, and proposes a new way to automatically recognize and memorize ADLs from low-level sensors. From a formal point of view, the originality of the thesis relies on the proposition of a new unsupervised temporal datamining model for activity recognition addressing the problem of current temporal approaches based on Allen's framework. This new model incorporates some applications of fuzzy logic in order to take into account the uncertainty present in the realization of daily living activities by the resident. More specifically, we propose an extension of the fuzzy clustering technique in order to cluster the observations based on the degree of similarity between observations, so that activities are modeled and recognized. Moreover, anomaly recognition, decision making for assistance provision and judgment for simultaneous activities are some of the applicative contributions of this thesis. From a practical and experimental standpoint, the contribution of this research has been validated in order to evaluate how it would perform in a realistic context. To achieve this, we used MATLAB software as a simulation platform to test the proposed model. We then performed a series of tests which took the form of several case studies relating to common activities of daily living, in order to show the functionality and efficiency of the proposed temporal data-mining approach for real-life cases. This was especially relevant to the activity recognition application. We obtained very promising results which have been analyzed and compared to existing approaches. Finally, most parts of the contribution presented in this thesis have been published in documents ensuing from reputed international conferences (Springer LNCS proceedings [7], AAAI symposium and workshops [8, 9], MAICS [10], IEEE [11]) and a recognized journal (Springer Journal of Ambient Intelligence and Humanized Computing [12, 13]). This clearly constitutes recognition showing the potential of the proposed contribution.

Le développement de la vision par ordinateur a amené son utilisation pour l'inspection dimensionnelle. Dans le domaine de la conception assistée par ordinateur (CAO), une nouvelle méthode de modélisation a été développée: la géométrie variationnelle. Le présent mémoire fait le lien entre un modèle variationnel et l'inspection des dimensions à l'aide de la vision par ordinateur. Le modèle est enregistré dans une base de données paramétriques équivalente à celle que pourrait produire un logiciel de CAO. La première partie porte sur l'élaboration d'un modèle variationnel simple en deux dimensions. La deuxième partie porte sur l'utilisation du processus de vision par ordinateur permettant d'extraire l'information voulue d'une image. L'image utilisée est celle produite par une caméra CCD. Un progiciel a été développé qui fait le lien entre le modèle et les données obtenues avec la vision par ordinateur. Le système développé est utilisable pour des objets de type polygone à n côtés. Des résultats expérimentaux ont été obtenus avec différents exemples. Ils ont permis de démontrer que le système est très bien adapté pour la vérification des paramètres du modèle. L'utilisation du modèle lors du processus de vision permet le calcul des paramètres réels et de leur précision. Si le modèle contient les paramètres et leurs tolérances, la comparaison peut être faite avec les données obtenues par la vision. Le modèle variationnel est utilisable pour la vérification dimensionnelle à l'aide de la vision par ordinateur. Un des avantages est d'utiliser le même modèle pour la vision que celui utilisé pour la conception. La vérification des dimensions se fait alors sur les paramètres du modèle.

Thèse (D. en administration)--Université du Québec à Montréal, 2005. / En tête du titre: Université du Québec à Montréal. Bibliogr.: f. [267]-289. Publié aussi en version électronique.

Th. doct.--Électronique et communications--Paris--ENST, 1992. / Bibliogr. p. 255-260.

Ce travail de thèse porte précisément sur la prise en charge du matériel embarqué dans la modélisation de l'application temps-réel. Afin d'améliorer le développement du matériel et de faciliter la communication des décisions architecturales au flot logiciel, nous avons adopté l'ingénierie dirigée par les modèles dans la conception, simulation et implantation de la plateforme matérielle. En effet, nous avons défini un langage de modélisation HRM (Hardware Resource Model) pour la description de plateformes matérielles sous différentes vues et à différents niveaux de détail. Nous avons ensuite conçu une méthodologie de modélisation du matériel en HRM pour assister tout utilisateur dans la construction de modèles de plateformes. Nous avons également développé un outillage complet et automatisé pour la simulation des plateformes matérielles ainsi modélisées. Enfin, nous décrivons un processus d'unification entre HRM et le standard d'implantation du matériel IP-XACT. Pour mieux prendre en charge le modèle de la plateforme matérielle dans la conception du système temps-réel, nous avons spécifiés des règles et des contraintes d'allocation qui régissent les placements des entités logicielles sur les ressources matérielles. Puis nous avons proposé des mécanismes d'adéquation pour adapter des configurations à priori inadéquates. Pour finir et illustrer l'agencement de toutes ces contributions dans le cadre d'un même processus de développement, nous avons développé une chenille de robots unicycles qui roulent sans glisser sur un plan horizontal. Il s'agit d'un système qui est à la fois temps-réel, embarqué, multi-tâches, distribué, répétitif et paramétrable. / This PhD work focuses on the hardware support when modeling real-time systems. To improve the development of hardware and to communicate architectural intends to the software flow, we adopted the model driven engineering for design, simulation and implementation of hardware platforms. We have first defined a modeling language HRM (Hardware Resource Model) that describes hardware platforms with different views and at different levels of detail. Then, we developed a methodology based on HRM to help users in the construction of their platforms models. We have also developed automated tools for the simulation of these hardware models. Finally, we provide an efficient process of unification between HRM and the recent standard of hardware implementation IP-XACT. As our purpose is to take into consideration the hardware properties during the system design, we have specified rules and constraints that govem allocation of software entities onto hardware resources. After that, we proposed mechanisms to adapt inadequate configurations. Finally, we illustrate all these contributions within the same case study, which is a robots chain. It is realtime, embedded, multi-tasking, distributed, repetitive and configurable system.

L'Internet of Things (IoT) consiste principalement à connecter des objets physiques à l'Internet. Le Web of Things (WoT) est un IoT plus spécifique qui vise à apporter des technologies et des normes du Web à l'IoT, L'émergence de l'IoT et du WoT offre un grand potentiel pour le développement de nouveaux services et applications connectant le monde physique au monde virtuel, un processus qui n'était pas possible auparavant. De nos jours, il existe de nombreuses plateformes et applications pour l’IoT. Cependant, et au mieux de notre connaissance, ils se limitent généralement dans leur champ d'application à un simple schéma de stockage et de récupération des données. Dans une tentative de profiter de cette occasion, ce mémoire de maîtrise présente un modèle théorique qui offre un ensemble de primitives et une nouvelle stratégie de collaboration pour partager les données dans le monde de l’IoT. Basé sur une stratégie de décentralisation, ce modèle propose une approche de propagation des données qui se concrétise dans les trois phases suivantes : i) la découverte de services, ii) la sélection de services et iii) la consommation de services, et cela au-delà d’une simple politique de contrôle d’accès. Ce travail présente aussi un langage dédié appelé IoTCollab, qui est conçu pour faciliter la programmation et l'intégration des différents concepts introduits par le modèle de partage de données.

II existe des instructions data-parallèles dans les processeurs modernes. Ces instructions permettent d'effectuer la même opération sur plusieurs données différentes en parallèle. Présentement il est difficile de programmer des logiciels qui utilisent ces instructions data-parallèles avec les solutions existantes, Nous avons donc exploré l'utilisation d'un langage destiné à la programmation des circuits parallèles comme les FPGA (Field Programmable Gate Array) pour fabriqué un logiciel qui permet d'utiliser ces instructions data-parallèles de manière simple et efficace. Un langage de haut niveau pour la programmation des FPGA. le langage psC- Parallel and Synchronous C- a été choisi, Sa syntaxe proche du C, son paradigme entièrement parallèle et la disponibilité du code source ont justifié ce choix, II y a plusieurs années, les gens pensaient qu'aujourd'hui l'optimisation ne serait plus aussi importante qu'elle l'était pour eux. Ils disaient que la quantité de mémoire et la puissance de calculs des processeurs ferait en sorte que le gain en temps ne vaudrait pas l'effort de programmation nécessaire pour programmer du code optimisé. Maintenant, nous savons que ce n'est pas le cas. Les processeurs ont certes eu un gain de performance important, mais les tâches qu'ils accomplissent nécessitent de plus en plus de puissance de calculs et de mémoire. Aujourd'hui, une bonne partie de la puissance de calculs s'obtient par l'utilisation des instructions data-parallèles disponibles dans les processeurs modernes. Pour inclure ces instructions data-parallèles dans un logicieL il n'y a pas beaucoup d'alternatives disponibles. Ce travail a consisté à réaliser un compilateur complet pour machine SIMD. Une nouvelle syntaxe permettant de supporter les instructions data-parallèles a été définie et intégrée à celle du langage psC. L'algorithme de génération de code assembleur pour les instructions data-parallèles de type SSE d'Intel a été implémenté et testé. Finalement, trois applications ont été programmées et les performances de rapidité d'exécution comparées à diverses méthodes classiques de programmation. Les résultats montrent que les performances obtenu par le langage psC est toujours situé entre celui obtenu par un expert codant en langage assembleur et celui obtenu par les compilateurs C et C++, Ceci correspond à ce qui était désiré. En conclusion, ce travail de recherche a démontré qu'il était possible d'utiliser un langage HL-HDL (High Level Hardware Description Language) pour générer du code qui bénéficie des instructions data-parallèles. Le gain en performance de F implementation psC est présenté pour tous les cas étudié, et se rapproche de F implementation assembleur qui est le maximum atteignable.

L'analyse des traces d'événements permet d'identifier des erreurs dans l'exécution du système ou la violation de certaines politiques. Le principe de cette analyse consiste à vérifier si un système respecte un contrat donné. Un "contrat d'interface" est une définition formelle de ce qui constitue une interaction valide avec un système particulier. Bien qu'ils ne soient pas toujours nommés ainsi, de tels contrats existent sous de nombreuses formes dans un grand nombre de domaines. Par exemple, la séquence de messages HTTP acceptés par un service web définit un protocole qui peut être formalisé sous forme de contrat. De la même manière, le concept peut être appliqué en programmation orientée-objet pour spécifier les séquences valides d'appels de méthodes d'une classe, ou plus généralement pour décrire n'importe quelle séquence d'événements générée par un système. Plusieurs formalismes, d'expressivité variable, existent pour exprimer un contrat. Dans la dernière décennie, plusieurs outils et algorithmes d'analyse des traces d'événements ont été développés par des chercheurs. La plupart de ces outils sont mal documentés en ce qui a trait à leur performance. De plus, la mémoire et le temps consommés varient beaucoup d'un scénario à un autre sans qu'il existe un consensus à savoir quelle méthode fonctionne le mieux. L'objectif de ce mémoire est de pallier à ce manque et de comparer divers outils d'analyse de traces sur divers jeux des données. Ce mémoire de maitrise apporte des solutions à la problématique énoncé. Une interface graphique, appelée BabelTrace, a été implémentée pour résoudre ses problèmes. Une comparaison entre l'ensemble des outils étudiés dans ce mémoire, sur des scénarios réalistes, a montré que les meilleures performances sont obtenues en utilisant l'outil Monpoly. Enfin, lés systèmes de gestion de base de données ont donné de bons résultats en les comparant avec les model checker tels que SPIN et NuSMV.