Cette thèse présente la conception de différentes fonctions pouvant entrer dans la constitution d'un convertisseur de fréquence incluant la génération de l'oscillateur local. La première partie de ce travail présente un synthétiseur de fréquence fixe (PLL) centré sur 15 GHz. Le circuit exploite une technologie CMOS 130 nm proposée par STMicroelectronics. L'objectif visé est d'obtenir une faible consommation tout en préservant des performances en bruit de phase proche de l'état de l'art. Les mesures du circuit, en accord avec les simulations, ont révélé un bruit de phase de -68,9 dBc/Hz à 100 kHz de la porteuse pour une fréquence de sortie de 15 GHz, mais une amélioration de ce bruit d'environ -20 dBc/Hz a pu être démontrée par simulation en corrigeant légèrement la pompe de charge. La consommation de l'ensemble s'établit à 28 mW. La deuxième partie de ce travail démontre la faisabilité d'un mélangeur résistif doublement équilibré à très faibles pertes. Une topologie originale est développée pour transposer efficacement un signal RF en bande K ou en bande V vers une fréquence intermédiaire, fixée arbitrairement à 1 GHz. Le circuit exploite le principe de l'échantillonnage (Bande K), ou du sous-échantillonage (Bande V) en tension pour fortement réduire ces pertes de conversion par rapport à un mélangeur passif classique. Pour fonctionner correctement, celui-ci nécessite cependant une tension de commande OL à très faible rapport cyclique. Deux circuits réalisant la mise en forme du signal OL sont démontrés et fonctionnent jusqu'à 26 GHz. Le mélangeur a été réalisée à partir d'une filière technologique BiCMOS 130 nm de IBM. Les mesures révèlent des performances à l'état de l'art, avec des pertes de conversion de -2,1 dB et un facteur de bruit de 6,3 dB à 19GHz. La plage de fonctionnement RF s'étale de 4 à 27 GHz. Le même circuit testé dans une configuration de sous-échantillonnage fonctionne entre 16 et 64 GHz sur la voie RF. A 58 GHz, les pertes de conversion approchent 8 dB avec un facteur de bruit de 9,5 dB.