La caractérisation des composants hyperfréquences après leur fabrication, est généralement réalisée par la mesure de paramètres S à l’aide d’un analyseur vectoriel de réseau (VNA). La précision de mesure dépend étroitement de la qualité du calibrage de l’analyseur vectoriel, qui permet de corriger les erreurs inhérentes au système de mesure. Des composants particuliers, dits étalons ou standards, dont les paramètres sont complètement ou partiellement connus, sont mesurés lors de la procédure de calibrage afin de déterminer les erreurs systématiques du système. La réalisation d’un circulateur coplanaire (les trois ports sont à 120 degrés les uns des autres) travaillant autour de 40 GHz est l’un des axes de recherche du laboratoire depuis plusieurs années et la caractérisation des prototypes a toujours été un souci important. Le calibrage est réalisé avec un kit commercial, avec les pointes positionnées en face à face. La mesure des dispositifs CPW à accès orthogonaux ou obliques après un calibrage avec un ensemble de standards conventionnels (droits) peut engendrer des erreurs supplémentaires. L’objectif de notre travail est donc de concevoir un ensemble de standards à accès inclinés à 120 degrés permettant de calibrer l’analyseur vectoriel « 2-ports » en positionnant directement les pointes à 120 degrés. La méthode de calibrage TRL (THRU – REFLECT - LINE) a été choisie. Le travail à accomplir se résume comme suit : - faire une étude de simulation du nouveau kit de calibrage à concevoir ; - mettre en évidence l’effet des accès coudés sur les lignes de transmission des standards ; - proposer une méthode de calcul qui tient compte de ces effets lors de la procédure de calibrage ; - mesurer quelques échantillons réalisés afin de vérifier la validité de la procédure de calibrage proposée. Les résultats obtenus au cours de ce travail ont pu être validés expérimentalement et offrent de nouvelles perspectives pour la mesure des composants planaires à accès non conventionnels / Microwave components characterization after the fabrication steps is usually performed by measuring S parameters using a Vector Network Analyzer (VNA). The measurement accuracy is highly dependent on the quality of the VNA calibration, which corrects the inherent errors in the measurement system. Specific components, called standards and whose parameters are completely or partially known, are measured during the calibration procedure to determine systematic errors of the system. Fabricating a coplanar circulator (the three ports are at 120 degrees position) functioning around 40 GHz is one of the laboratory’s research areas for several years and characterization of prototypes has always been a major concern. Usually, the calibration is made with a commercial kit ; probes are in face-to-face position. Measurements of CPW devices with orthogonal or bended accesses (120 degrees in our case) after VNA calibration with conventional (straight) set of standards may generate additional errors. The aim of our work is to design a set of standards with 120_ bended accesses allowing the calibration of the “2-ports” network analyzer. Therefore, probes are directly set at 120_ position. TRL (THRU - REFLECT -LINE) calibration procedure is chosen for the standards design. The work to be done is as follows : - to make a simulation study of the new calibration kit to design ; - to determine the bended accesses effects on the standards transmission lines ; - to propose a calculation method that takes account of these effects during the calibration procedure ; - to measure some fabricated samples to verify the validity of the proposed calibration procedure. The results of this research work have been experimentally validated and offer new perspectives for measuring planar components with unconventional accesses

Depuis plusieurs années, la technologie de transistors à effet de champ à haute mobilité (HEMT) sur Nitrure de Gallium (GaN) a démontré un potentiel très important pour la montée en puissance et en fréquence des dispositifs. Malheureusement, la présence des effets parasites dégrade les performances dynamiques des composants ainsi que leur fiabilité à long-terme. En outre, l'origine de ces pièges et leur emplacement physique restent incertains jusqu'à aujourd'hui. Une partie du travail de recherche menée dans cette thèse est axée sur la caractérisation des pièges existant dans les dispositifs HEMTs GaN à partir de mesures de paramètre S basse fréquence (BF), les mesures du bruit BF et les mesures I(V) impulsionnelles. Parallèlement, nous avons effectué des simulations physiques basées sur TCAD afin d'identifier la localisation des pièges dans le transistor. De plus, notre étude expérimentale de caractérisation et de simulation montre que les mesures BF pourraient constituer un outil efficace pour caractériser les pièges existant dans le buffer GaN, alors que la caractérisation de Gate-lag pourrait être plus utile pour identifier les pièges de barrière des dispositifs GaN HEMT. La deuxième partie de ce travail de recherche est axée sur la caractérisation des dispositifs AlN/GaN HEMT sur substrat Si et SiC. Une méthode d’extraction simple et efficace de la résistance canal et de la résistance de contact a été mise au point en utilisant conjointement la simulation physique et les techniques de caractérisation. Le principe de l’extraction de la résistance canal est basée sur la mesure de la résistance RON. Celle-ci est calculée à partir des mesures de courant de drain IDS et de la tension VDS pour différentes valeurs de températures En outre, nous avons procédé à une évaluation complète du comportement thermique de ces composants en utilisant conjointement les mesures et les simulations thermiques tridimensionnelles (3D) sur TCAD. La résistance thermique (RTH) a été extraite pour les transistors de différentes géométries à l'aide des mesures et ensuite validée par les simulations thermiques sur TCAD. / GaN High Electron Mobility Transistors (HEMTs) have demonstrated their capabilities to be an excellent candidate for high power microwave and mm-wave applications. However, the presence of traps in the device structure significantly degrades the device performance and also detriments the device reliability. Moreover, the origin of these traps and their physical location remains unclear till today. A part of the research work carried out in this thesis is focused on characterizing the traps existing in the GaN/AlGaN/GaN HEMT devices using LF S-parameter measurements, LF noise measurements and drain-lag characterization. Furthermore, we have used TCAD-based physical device simulations in order to identify the physically confirm the location of traps in the device. Moreover, our experimental characterization and simulation study suggest that LF measurements could be an effective tool for characterizing the traps existing in the GaN buffer whereas gate-lag characterization could be more useful to characterize the AlGaN barrier traps of GaN HEMT devices. The second aspect of this research work is focused on characterizing the AlN/GaN/AlGaN HEMT devices grown on Si and SiC substrate. We attempt to characterize the temperature-dependent on-resistance (RON) extraction of these devices using on-wafer measurements and TCAD-based physical simulations. Furthermore, we have proposed a simplified methodology to extract the temperature and bias-dependent channel sheet resistance (Rsh) and parasitic series contact resistance (Rse) of AlN/GaN HEMT devices. Further, we have made a comprehensive evaluation of thermal behavior of these devices using on-wafer measurements and TCAD-based three-dimensional (3D) thermal simulations. The thermal resistance (RTH) has been extracted for various geometries of the device using measurements and validated using TCAD-thermal simulations.