Este trabalho propõe e avalia um novo algoritmo para o posicionamento de células de circuitos que utilizam a metodologia de projeto TRANCA. O algoritmo proposto realiza o posicionamento por particionamento, em n-blocos, baseado no conceito de balanceamento de redes, realizando um pré-roteamento global. A maioria dos algoritmos de posicionamento por particionamento são baseados na heurística de Kernighan-Lin[KER 70] e Fidducia-Mattheyses[FID 82] com migração de grupos. Estes algoritmos utilizam uma função de corte mínimo para diminuir o cruzamento de redes entre as duas partições, produzindo regiões saturadas. Sendo assim, o conceito de balanceamento de redes significa a busca de um equilíbrio no comprimento das conexões para evitar a criação de regiões saturadas, diminuindo o tempo computacional e facilitando a etapa de roteamento. Apresenta-se uma visão geral de síntese automática. Descreve-se os estilos de projeto mais utilizados, define-se e analisa-se o problema de particionamento e posicionamento de células. As principais características da metodologia TRANCA são apresentadas. Resume-se as principais características das ferramentas de síntese TRANCA, destacando-se as etapas de particionamento e posicionamento de cada uma, visando o aproveitamento destas características positivas. Com o propósito de fundamentar os conceitos usados para o desenvolvimento do algoritmo, apresenta-se os métodos de posicionamento mais relevantes, dando destaque aqueles baseados em particionamento. Descreve-se algumas das heurísticas existentes. Os conceitos utilizados para o desenvolvimento do algoritmo são então descritos. O algoritmo consiste basicamente da distribuição das conexões, utilizando um mapa de congestionamento do circuito, o que caracteriza um pré-roteamento global. O mapa de congestionamento é montado sobre as partições geradas no circuito. Além do mapa de congestionamento, a descrição dos caminhos das redes é realizada sobre um modelo definido para controlar o cruzamento de redes. Apos a definição dos conceitos, o ambiente criado para o algoritmo é apresentado. Com o objetivo de validar os conceitos estudados e aqueles propostos, implementou-se um protótipo, chamado TRAPP(TRAnsparent Placement by Partitioning), e um visualizador de posicionamento chamado CIPPATO. Finalmente, alguns resultados do protótipo desenvolvido e uma avaliação sobre o comportamento dente protótipo são apresentados. Propõe também implementações alternativas e direções para trabalhos futuros. / This work proposes and evaluates a new algorithm for cells' placement, for use on TRANCA[REI 87] layouts. The algorithm proposed makes a placement by partitioning using multiple steps, based on the concept of net balancing, in order to make a global prerouting. Most partitioning algorithms are based on the Kernighan-Lin[KER 70] and Fidducia-Mattheyses[FID 82] heuristics with migration groups. These algorithms use a mincut heuristic to decrease the crossing nets between the two blocks, producing saturated regions. Therefore, the nets balancing concept means to search for a balance in the connections size to avoid satured regions, decreasing a computation time and to increase the routing performance. The global vision of automatic synthesis is shown. The main design styles are described and the placement and partitioning problems are analysed. The main features of TRANCA methodology are shown. A summary about the TRANCA synthesis tools is presented, emphasizing the partitioning and placement step in each one. This main features are evaluated. The basic ideas that suported the development of the algorithm are described. The algorithm provides a connection distribuition, using a congestion map of the circuit that describes a global pre-routing. The congestion map is generated based on the circuit partitioning. In addition (to the congestion map), the net paths are defined to control the crossing nets. After the definition of the concepts, the environment created for the algorithm is showed. The most important placement methods are studied and presented in order to provide a general picture of the problem. Among them, specifc attention is given to those based an partitioning. Some particular heuristics are detailed. A prototype system called TRAPP( TRAnsparent Placement by Partitioning) was developed to evaluate this approach. It is completed by a placement viewer, CIPPATO. Finally, some results and conclusions are presented. New implementations and directions for further works are proposed too.

Este trabalho propõe e avalia um novo algoritmo para o posicionamento de células de circuitos que utilizam a metodologia de projeto TRANCA. O algoritmo proposto realiza o posicionamento por particionamento, em n-blocos, baseado no conceito de balanceamento de redes, realizando um pré-roteamento global. A maioria dos algoritmos de posicionamento por particionamento são baseados na heurística de Kernighan-Lin[KER 70] e Fidducia-Mattheyses[FID 82] com migração de grupos. Estes algoritmos utilizam uma função de corte mínimo para diminuir o cruzamento de redes entre as duas partições, produzindo regiões saturadas. Sendo assim, o conceito de balanceamento de redes significa a busca de um equilíbrio no comprimento das conexões para evitar a criação de regiões saturadas, diminuindo o tempo computacional e facilitando a etapa de roteamento. Apresenta-se uma visão geral de síntese automática. Descreve-se os estilos de projeto mais utilizados, define-se e analisa-se o problema de particionamento e posicionamento de células. As principais características da metodologia TRANCA são apresentadas. Resume-se as principais características das ferramentas de síntese TRANCA, destacando-se as etapas de particionamento e posicionamento de cada uma, visando o aproveitamento destas características positivas. Com o propósito de fundamentar os conceitos usados para o desenvolvimento do algoritmo, apresenta-se os métodos de posicionamento mais relevantes, dando destaque aqueles baseados em particionamento. Descreve-se algumas das heurísticas existentes. Os conceitos utilizados para o desenvolvimento do algoritmo são então descritos. O algoritmo consiste basicamente da distribuição das conexões, utilizando um mapa de congestionamento do circuito, o que caracteriza um pré-roteamento global. O mapa de congestionamento é montado sobre as partições geradas no circuito. Além do mapa de congestionamento, a descrição dos caminhos das redes é realizada sobre um modelo definido para controlar o cruzamento de redes. Apos a definição dos conceitos, o ambiente criado para o algoritmo é apresentado. Com o objetivo de validar os conceitos estudados e aqueles propostos, implementou-se um protótipo, chamado TRAPP(TRAnsparent Placement by Partitioning), e um visualizador de posicionamento chamado CIPPATO. Finalmente, alguns resultados do protótipo desenvolvido e uma avaliação sobre o comportamento dente protótipo são apresentados. Propõe também implementações alternativas e direções para trabalhos futuros. / This work proposes and evaluates a new algorithm for cells' placement, for use on TRANCA[REI 87] layouts. The algorithm proposed makes a placement by partitioning using multiple steps, based on the concept of net balancing, in order to make a global prerouting. Most partitioning algorithms are based on the Kernighan-Lin[KER 70] and Fidducia-Mattheyses[FID 82] heuristics with migration groups. These algorithms use a mincut heuristic to decrease the crossing nets between the two blocks, producing saturated regions. Therefore, the nets balancing concept means to search for a balance in the connections size to avoid satured regions, decreasing a computation time and to increase the routing performance. The global vision of automatic synthesis is shown. The main design styles are described and the placement and partitioning problems are analysed. The main features of TRANCA methodology are shown. A summary about the TRANCA synthesis tools is presented, emphasizing the partitioning and placement step in each one. This main features are evaluated. The basic ideas that suported the development of the algorithm are described. The algorithm provides a connection distribuition, using a congestion map of the circuit that describes a global pre-routing. The congestion map is generated based on the circuit partitioning. In addition (to the congestion map), the net paths are defined to control the crossing nets. After the definition of the concepts, the environment created for the algorithm is showed. The most important placement methods are studied and presented in order to provide a general picture of the problem. Among them, specifc attention is given to those based an partitioning. Some particular heuristics are detailed. A prototype system called TRAPP( TRAnsparent Placement by Partitioning) was developed to evaluate this approach. It is completed by a placement viewer, CIPPATO. Finally, some results and conclusions are presented. New implementations and directions for further works are proposed too.

Este trabalho propõe e avalia um novo algoritmo para o posicionamento de células de circuitos que utilizam a metodologia de projeto TRANCA. O algoritmo proposto realiza o posicionamento por particionamento, em n-blocos, baseado no conceito de balanceamento de redes, realizando um pré-roteamento global. A maioria dos algoritmos de posicionamento por particionamento são baseados na heurística de Kernighan-Lin[KER 70] e Fidducia-Mattheyses[FID 82] com migração de grupos. Estes algoritmos utilizam uma função de corte mínimo para diminuir o cruzamento de redes entre as duas partições, produzindo regiões saturadas. Sendo assim, o conceito de balanceamento de redes significa a busca de um equilíbrio no comprimento das conexões para evitar a criação de regiões saturadas, diminuindo o tempo computacional e facilitando a etapa de roteamento. Apresenta-se uma visão geral de síntese automática. Descreve-se os estilos de projeto mais utilizados, define-se e analisa-se o problema de particionamento e posicionamento de células. As principais características da metodologia TRANCA são apresentadas. Resume-se as principais características das ferramentas de síntese TRANCA, destacando-se as etapas de particionamento e posicionamento de cada uma, visando o aproveitamento destas características positivas. Com o propósito de fundamentar os conceitos usados para o desenvolvimento do algoritmo, apresenta-se os métodos de posicionamento mais relevantes, dando destaque aqueles baseados em particionamento. Descreve-se algumas das heurísticas existentes. Os conceitos utilizados para o desenvolvimento do algoritmo são então descritos. O algoritmo consiste basicamente da distribuição das conexões, utilizando um mapa de congestionamento do circuito, o que caracteriza um pré-roteamento global. O mapa de congestionamento é montado sobre as partições geradas no circuito. Além do mapa de congestionamento, a descrição dos caminhos das redes é realizada sobre um modelo definido para controlar o cruzamento de redes. Apos a definição dos conceitos, o ambiente criado para o algoritmo é apresentado. Com o objetivo de validar os conceitos estudados e aqueles propostos, implementou-se um protótipo, chamado TRAPP(TRAnsparent Placement by Partitioning), e um visualizador de posicionamento chamado CIPPATO. Finalmente, alguns resultados do protótipo desenvolvido e uma avaliação sobre o comportamento dente protótipo são apresentados. Propõe também implementações alternativas e direções para trabalhos futuros. / This work proposes and evaluates a new algorithm for cells' placement, for use on TRANCA[REI 87] layouts. The algorithm proposed makes a placement by partitioning using multiple steps, based on the concept of net balancing, in order to make a global prerouting. Most partitioning algorithms are based on the Kernighan-Lin[KER 70] and Fidducia-Mattheyses[FID 82] heuristics with migration groups. These algorithms use a mincut heuristic to decrease the crossing nets between the two blocks, producing saturated regions. Therefore, the nets balancing concept means to search for a balance in the connections size to avoid satured regions, decreasing a computation time and to increase the routing performance. The global vision of automatic synthesis is shown. The main design styles are described and the placement and partitioning problems are analysed. The main features of TRANCA methodology are shown. A summary about the TRANCA synthesis tools is presented, emphasizing the partitioning and placement step in each one. This main features are evaluated. The basic ideas that suported the development of the algorithm are described. The algorithm provides a connection distribuition, using a congestion map of the circuit that describes a global pre-routing. The congestion map is generated based on the circuit partitioning. In addition (to the congestion map), the net paths are defined to control the crossing nets. After the definition of the concepts, the environment created for the algorithm is showed. The most important placement methods are studied and presented in order to provide a general picture of the problem. Among them, specifc attention is given to those based an partitioning. Some particular heuristics are detailed. A prototype system called TRAPP( TRAnsparent Placement by Partitioning) was developed to evaluate this approach. It is completed by a placement viewer, CIPPATO. Finally, some results and conclusions are presented. New implementations and directions for further works are proposed too.

Neste trabalho, apresentamos um novo processo de fabricação para a obtenção de canaletas em V em substratos de silício monocristalino (100) para um acoplamento óptico utilizando siliceto de níquel como material de máscara. O filme de siliceto de níquel (10nm de espessura para 200 nm de nickel) foi obtido por processos de evaporação térmica e posterior recozimento a baixas temperaturas ( 200 e 250°C). As canaletas em V (com profundidade de 60 mm) foram fabricadas através do processo de corrosão anisotrópica, utilizando uma solução de KOH (27%-60°C). Durante este processo, a taxa de corrosão do substrato de silício pela solução de KOH foi estimada como sendo 33.1 micrômetros/h. A composição da camada de siliceto de níquel obtida foi investigada utilizando a técnica RBS, que nos forneceu a estequiometria Ni2Si. A rugosidade de filmes de níquel e de Ni2Si foi medida pela técnica AFM. Uma análise SEM foi feita com as canaletas e guias de onda obtidos. Após o processamento das canaletas em V, elas foram alinhadas com um guia de onda simples de teste para um futuro acoplamento óptico. / In this work, we present a new fabrication process to obtain V-grooves on monocrystaline silicon substrates (100) for optical coupling using nickel silicides as mask material. The nickel silicide film 10 nm thick for 200 nm of nickel thick) was obtained using thermal evaporation and annealing processes at low temperatures (200 and 250°C) as mask for alkaline solutions. Vgrooves (60 mm deep) were fabricated by anisotropic etching process, using a KOH (27%-60°) solution. During this process, the etch rate of the silicon substrate by the KOH solution was measured as 33.1 micrometers/h. The composition of the obtained nickel silicide layer was investigated using RBS technique, which supplied us the stoichiometric Ni2Si. The roughness of nickel and Ni2Si layers was measured by AFM technique. A SEM analysis was made with the obtained Vgrooves and waveguides. After processing the V-grooves, they were aligned with a simple waveguide for a future optical coupling.

Neste trabalho foi desenvolvido um estudo sistemático das propriedades estruturais, mecânicas e ópticas de filmes de carbeto de silício amorfo hidrogenado (a-Si1-xCx:H) produzidos pela técnica de deposição química a vapor assistida por plasma (PECVD) a baixas temperaturas (320°C), utilizando silana (SiH4) e metano (CH4) como gases precursores do silício e carbono, com a finalidade de avaliar sua aplicabilidade em processos de microfabricação. Foram depositadas duas séries de filmes de a-Si1-xCx:H, com e sem diluição de hidrogênio da mistura gasosa, variando alguns parâmetros, como potência de RF, concentração de metano e fluxo de silana. Os filmes depositados com a mistura gasosa diluída em hidrogênio apresentaram valores maiores de módulo de elasticidade, dureza, gap óptico e índice de refração, comparados com os filmes depositados sem a adição de hidrogênio; no entanto esses filmes apresentaram também valores maiores de stress residual, ocasionando deformações e em alguns casos a quebra das microestruturas fabricadas. No caso das amostras depositados sem a adição de hidrogênio na mistura gasosa, os filmes com conteúdo de carbono maior que 45% depositados com baixa densidade de potência (50 mW.cm-2) apresentaram baixos valores de stress residual compressivo (menores que 60 MPa) e, as microestruturas fabricadas com eles mostraram que o material possui uma superfície livre de defeitos e uma excelente aderência ao substrato, mostrando a viabilidade de poder utilizá-lo como material estrutural e de mascaramento em processos de microfabricação. Além disso, esses filmes são transparentes para comprimentos de onda acima de 600 nm na região visível do espectro eletromagnético, apresentando-o como um material promissório para a fabricação de guias de onda. Finalmente, com o incremento da potência de RF para 100 W na deposição do filme quase estequiométrico com a mistura gasosa não diluída em hidrogênio, conseguiu-se duplicar a taxa de deposição para aproximadamente 12 nm/min, incorporando uma maior quantidade de carbono (~57%), porém também aumento o valor do stress residual compressivo para ~267 MPa. No entanto, as estruturas suspensas fabricadas com este material não apresentaram deformações notáveis. / In this work a study of structural, mechanical and optical properties of hydrogenated amorphous silicon carbide (a-Si1-xCx:H) films, obtained by plasma enhanced chemical vapor deposition (PECVD) at low temperatures (320°C), using silane (SiH4) and methane (CH4) as a gaseous precursors of silicon and carbon, respectively is performed, intending to assess their suitability in microfabrication processes. Two series of a-Si1-xCx:H films were deposited, with and without hydrogen dilution of the gaseous mixture, varying parameters, such as RF power, methane concentration and silane flow. The films deposited with hydrogen diluted gaseous mixture showed higher values of elastic modulus, hardness, optical gap and refractive index, compared with films produced without hydrogen dilution; however these films present higher values of compressive residual stress, causing deformations and in some cases cracks in the microstructures utilizing these films as structural material. In the case of the films deposited without hydrogen dilution of the gaseous mixture, those with carbon contents higher than 45% deposited at low power densities (50 mW.cm-2) presented lower values of compressive residual stress (lower than 60 MPa), and the microstructures fabricated with these materials do not show defects in the surface and have a good adherence to the substrate, demonstrating the feasibility of using these materials as structural and masking materials in microfabrication processes. Moreover, these samples are transparent to wavelengths larger than 600 nm in the visible range of the spectrum, making it suitable to the fabrication of waveguides. Finally, with the increase in the RF power to 100 W in the deposition process without hydrogen dilution a sample close to stoichiometry presented an increase in the deposition rate to approximately 12 nm/min and in the carbon content (~57%); however the compressive residual stress also increased. In spite of that, the microstructures fabricated with this material do not show notable deformations.

Este trabalho consiste no projeto de uma Fonte de Tensão de Referência CMOS com coeficiente de temperatura inferior a 50 ppm/ºC. Esta fonte deve ser aplicada em receptores/transmissores de radio freqüência mas pode também ser utilizada em qualquer sistema analógico. A tecnologia utilizada foi a CMOS 0,35 µm da AMS (Austria Micro Systems) com quatro níveis de metal e dois de silício policristalino. A fonte de tensão implementada é do tipo Bandgap e utiliza dispositivos MOS em inversão fraca, um transistor bipolar parasitário e resistores de silício policristalino de alta resistividade. No circuito é produzida uma tensão PTAT (Proportional to Absolute Temperature) que somada a tensão base-emissor do transistor bipolar resulta numa tensão de saída independente da temperatura. O projeto e o desenho do layout desta fonte foram realizados. A partir do layout foram gerados netlists para simulações realizadas utilizando o software ELDO com o modelo MOS BSIM3v3, nas condições de operação típicas, worst speed e worst power. Através destas simulações verificou-se que o circuito atendia as especificações iniciais. O valor da tensão de saída, no entanto, apesar de estar próximo do valor desejado de 1,25 V, variou com as condições de simulação empregadas. Dois circuitos Bandgap diferentes foram enviados para fabricação: um circuito com resistores integrados (dimensões de 220 µm x 76 µm) e outro sem os resistores (dimensões de 190 µm x 36 µm). Este último permite, com o ajuste do valor dos resistores colocados externamente, modificar, se necessário, as condições de operação do circuito. Os circuitos foram caracterizados obtendo-se para o circuito com resistores integrados um coeficiente de temperatura inferior à 40 ppm/ºC, taxa de variação da saída com a tensão de alimentação próxima de 19 mV/V. O valor da tensão de saída a 50 ºC esteve entre 1,1835 V e 1,2559 V (1,25 V ± 67 mV). Para o circuito sem os resistores integrados, obteve-se um coeficiente de temperatura que chegou à 90 ppm/ºC, taxa de variação da saída com a tensão de alimentação inferior à 28 mV/V. O valor da tensão de saída a 50 ºC esteve entre 1,247 V e 1,2588 V (1,25 V ± 9 mV). A faixa de temperatura utilizada para as medidas foi de -30 ºC a 100 ºC. O consumo de corrente dos circuitos é de aproximadamente 14 µA e seu funcionamento é garantido para tensões de alimentação tão baixas quanto 1,8 V. / This work consists in the design of a CMOS Voltage Reference Source with a temperature coefficient inferior to 50 ppm/ºC. This voltage source should be applied in radio frequency receptor/transmitter but can be also applied in any analog system. The technology employed in the design is the CMOS 0.35 µm from the AMS (Austria Micro Systems) with four metal levels and two poly-silicon levels. The implemented voltage source is of the Bandgap type and uses MOS devices in weak inversion, a parasitic bipolar transistor, and resistors made with high resistive poly-silicon. The circuit produces a PTAT (Proportional to Absolute Temperature) voltage that is added to the bipolar transistor base-emitter voltage to build an output voltage independent of temperature. The project and the drawing of the layout of the circuit had been carried out. The netlists of the circuit were generated from the layout and they were employed in simulations done with the software ELDO and the BSIM3v3 MOS model, in typical, worst speed, and worst power conditions. Through these simulations it was verified that the circuit reached the initial specifications. The value of the output voltage, however, although being next to the desired value of 1.25 V, varied with the employed simulation conditions. Two different Bandgap circuits had been sent to the foundry: a circuit with integrated resistors (dimensions of 220 µm x 76 µm) and another one without the resistors (dimensions of 190 µm x 36 µm). This last one allows, with the adjustment of external resistor values, modifying, if necessary, the operation conditions of the circuit. The circuits had been characterized and the circuit with integrated resistors has a temperature coefficient inferior to 40 ppm/ºC, an output variation rate with the power supply close to 19 mV/V. The output voltage value at 50 ºC is between 1.1835 V and 1.2559 V (1.25 V ± 67 mV). The circuit without the resistors has a temperature coefficient as high as 90 ppm/ºC, an output variation rate with the power supply inferior to 28 mV/V. The output voltage value at 50 ºC is between 1.247 V and 1.2588 V (1.25 V ± 9 mV). The temperature range used in the measurements was from -30 ºC to 100 ºC. The current consumption of the circuits is approximately of 14 µA, and they operate with power supply voltages as low as 1.8 V.

Este trabalho consiste no projeto de uma Fonte de Tensão de Referência CMOS com coeficiente de temperatura inferior a 50 ppm/ºC. Esta fonte deve ser aplicada em receptores/transmissores de radio freqüência mas pode também ser utilizada em qualquer sistema analógico. A tecnologia utilizada foi a CMOS 0,35 µm da AMS (Austria Micro Systems) com quatro níveis de metal e dois de silício policristalino. A fonte de tensão implementada é do tipo Bandgap e utiliza dispositivos MOS em inversão fraca, um transistor bipolar parasitário e resistores de silício policristalino de alta resistividade. No circuito é produzida uma tensão PTAT (Proportional to Absolute Temperature) que somada a tensão base-emissor do transistor bipolar resulta numa tensão de saída independente da temperatura. O projeto e o desenho do layout desta fonte foram realizados. A partir do layout foram gerados netlists para simulações realizadas utilizando o software ELDO com o modelo MOS BSIM3v3, nas condições de operação típicas, worst speed e worst power. Através destas simulações verificou-se que o circuito atendia as especificações iniciais. O valor da tensão de saída, no entanto, apesar de estar próximo do valor desejado de 1,25 V, variou com as condições de simulação empregadas. Dois circuitos Bandgap diferentes foram enviados para fabricação: um circuito com resistores integrados (dimensões de 220 µm x 76 µm) e outro sem os resistores (dimensões de 190 µm x 36 µm). Este último permite, com o ajuste do valor dos resistores colocados externamente, modificar, se necessário, as condições de operação do circuito. Os circuitos foram caracterizados obtendo-se para o circuito com resistores integrados um coeficiente de temperatura inferior à 40 ppm/ºC, taxa de variação da saída com a tensão de alimentação próxima de 19 mV/V. O valor da tensão de saída a 50 ºC esteve entre 1,1835 V e 1,2559 V (1,25 V ± 67 mV). Para o circuito sem os resistores integrados, obteve-se um coeficiente de temperatura que chegou à 90 ppm/ºC, taxa de variação da saída com a tensão de alimentação inferior à 28 mV/V. O valor da tensão de saída a 50 ºC esteve entre 1,247 V e 1,2588 V (1,25 V ± 9 mV). A faixa de temperatura utilizada para as medidas foi de -30 ºC a 100 ºC. O consumo de corrente dos circuitos é de aproximadamente 14 µA e seu funcionamento é garantido para tensões de alimentação tão baixas quanto 1,8 V. / This work consists in the design of a CMOS Voltage Reference Source with a temperature coefficient inferior to 50 ppm/ºC. This voltage source should be applied in radio frequency receptor/transmitter but can be also applied in any analog system. The technology employed in the design is the CMOS 0.35 µm from the AMS (Austria Micro Systems) with four metal levels and two poly-silicon levels. The implemented voltage source is of the Bandgap type and uses MOS devices in weak inversion, a parasitic bipolar transistor, and resistors made with high resistive poly-silicon. The circuit produces a PTAT (Proportional to Absolute Temperature) voltage that is added to the bipolar transistor base-emitter voltage to build an output voltage independent of temperature. The project and the drawing of the layout of the circuit had been carried out. The netlists of the circuit were generated from the layout and they were employed in simulations done with the software ELDO and the BSIM3v3 MOS model, in typical, worst speed, and worst power conditions. Through these simulations it was verified that the circuit reached the initial specifications. The value of the output voltage, however, although being next to the desired value of 1.25 V, varied with the employed simulation conditions. Two different Bandgap circuits had been sent to the foundry: a circuit with integrated resistors (dimensions of 220 µm x 76 µm) and another one without the resistors (dimensions of 190 µm x 36 µm). This last one allows, with the adjustment of external resistor values, modifying, if necessary, the operation conditions of the circuit. The circuits had been characterized and the circuit with integrated resistors has a temperature coefficient inferior to 40 ppm/ºC, an output variation rate with the power supply close to 19 mV/V. The output voltage value at 50 ºC is between 1.1835 V and 1.2559 V (1.25 V ± 67 mV). The circuit without the resistors has a temperature coefficient as high as 90 ppm/ºC, an output variation rate with the power supply inferior to 28 mV/V. The output voltage value at 50 ºC is between 1.247 V and 1.2588 V (1.25 V ± 9 mV). The temperature range used in the measurements was from -30 ºC to 100 ºC. The current consumption of the circuits is approximately of 14 µA, and they operate with power supply voltages as low as 1.8 V.

Neste trabalho foi desenvolvido um estudo sistemático das propriedades estruturais, mecânicas e ópticas de filmes de carbeto de silício amorfo hidrogenado (a-Si1-xCx:H) produzidos pela técnica de deposição química a vapor assistida por plasma (PECVD) a baixas temperaturas (320°C), utilizando silana (SiH4) e metano (CH4) como gases precursores do silício e carbono, com a finalidade de avaliar sua aplicabilidade em processos de microfabricação. Foram depositadas duas séries de filmes de a-Si1-xCx:H, com e sem diluição de hidrogênio da mistura gasosa, variando alguns parâmetros, como potência de RF, concentração de metano e fluxo de silana. Os filmes depositados com a mistura gasosa diluída em hidrogênio apresentaram valores maiores de módulo de elasticidade, dureza, gap óptico e índice de refração, comparados com os filmes depositados sem a adição de hidrogênio; no entanto esses filmes apresentaram também valores maiores de stress residual, ocasionando deformações e em alguns casos a quebra das microestruturas fabricadas. No caso das amostras depositados sem a adição de hidrogênio na mistura gasosa, os filmes com conteúdo de carbono maior que 45% depositados com baixa densidade de potência (50 mW.cm-2) apresentaram baixos valores de stress residual compressivo (menores que 60 MPa) e, as microestruturas fabricadas com eles mostraram que o material possui uma superfície livre de defeitos e uma excelente aderência ao substrato, mostrando a viabilidade de poder utilizá-lo como material estrutural e de mascaramento em processos de microfabricação. Além disso, esses filmes são transparentes para comprimentos de onda acima de 600 nm na região visível do espectro eletromagnético, apresentando-o como um material promissório para a fabricação de guias de onda. Finalmente, com o incremento da potência de RF para 100 W na deposição do filme quase estequiométrico com a mistura gasosa não diluída em hidrogênio, conseguiu-se duplicar a taxa de deposição para aproximadamente 12 nm/min, incorporando uma maior quantidade de carbono (~57%), porém também aumento o valor do stress residual compressivo para ~267 MPa. No entanto, as estruturas suspensas fabricadas com este material não apresentaram deformações notáveis. / In this work a study of structural, mechanical and optical properties of hydrogenated amorphous silicon carbide (a-Si1-xCx:H) films, obtained by plasma enhanced chemical vapor deposition (PECVD) at low temperatures (320°C), using silane (SiH4) and methane (CH4) as a gaseous precursors of silicon and carbon, respectively is performed, intending to assess their suitability in microfabrication processes. Two series of a-Si1-xCx:H films were deposited, with and without hydrogen dilution of the gaseous mixture, varying parameters, such as RF power, methane concentration and silane flow. The films deposited with hydrogen diluted gaseous mixture showed higher values of elastic modulus, hardness, optical gap and refractive index, compared with films produced without hydrogen dilution; however these films present higher values of compressive residual stress, causing deformations and in some cases cracks in the microstructures utilizing these films as structural material. In the case of the films deposited without hydrogen dilution of the gaseous mixture, those with carbon contents higher than 45% deposited at low power densities (50 mW.cm-2) presented lower values of compressive residual stress (lower than 60 MPa), and the microstructures fabricated with these materials do not show defects in the surface and have a good adherence to the substrate, demonstrating the feasibility of using these materials as structural and masking materials in microfabrication processes. Moreover, these samples are transparent to wavelengths larger than 600 nm in the visible range of the spectrum, making it suitable to the fabrication of waveguides. Finally, with the increase in the RF power to 100 W in the deposition process without hydrogen dilution a sample close to stoichiometry presented an increase in the deposition rate to approximately 12 nm/min and in the carbon content (~57%); however the compressive residual stress also increased. In spite of that, the microstructures fabricated with this material do not show notable deformations.

Neste trabalho, apresentamos um novo processo de fabricação para a obtenção de canaletas em V em substratos de silício monocristalino (100) para um acoplamento óptico utilizando siliceto de níquel como material de máscara. O filme de siliceto de níquel (10nm de espessura para 200 nm de nickel) foi obtido por processos de evaporação térmica e posterior recozimento a baixas temperaturas ( 200 e 250°C). As canaletas em V (com profundidade de 60 mm) foram fabricadas através do processo de corrosão anisotrópica, utilizando uma solução de KOH (27%-60°C). Durante este processo, a taxa de corrosão do substrato de silício pela solução de KOH foi estimada como sendo 33.1 micrômetros/h. A composição da camada de siliceto de níquel obtida foi investigada utilizando a técnica RBS, que nos forneceu a estequiometria Ni2Si. A rugosidade de filmes de níquel e de Ni2Si foi medida pela técnica AFM. Uma análise SEM foi feita com as canaletas e guias de onda obtidos. Após o processamento das canaletas em V, elas foram alinhadas com um guia de onda simples de teste para um futuro acoplamento óptico. / In this work, we present a new fabrication process to obtain V-grooves on monocrystaline silicon substrates (100) for optical coupling using nickel silicides as mask material. The nickel silicide film 10 nm thick for 200 nm of nickel thick) was obtained using thermal evaporation and annealing processes at low temperatures (200 and 250°C) as mask for alkaline solutions. Vgrooves (60 mm deep) were fabricated by anisotropic etching process, using a KOH (27%-60°) solution. During this process, the etch rate of the silicon substrate by the KOH solution was measured as 33.1 micrometers/h. The composition of the obtained nickel silicide layer was investigated using RBS technique, which supplied us the stoichiometric Ni2Si. The roughness of nickel and Ni2Si layers was measured by AFM technique. A SEM analysis was made with the obtained Vgrooves and waveguides. After processing the V-grooves, they were aligned with a simple waveguide for a future optical coupling.