L'intégration optoélectronique d'un récepteur dans une transmission sur fibre optique concerne l'assemblage de trois principales fonctions : la photodétection, la récupération d'horloge et la régénération des données. Cette thèse contribue au développement d'un tel concept avec, d'une part, l'étude d'une structure de photodiode appelée UTC (Uni-Travelling Carrier) compatible avec le transistor bipolaire à double hétérojonction (TBdH), et d'autre part, la réalisation dans cette même technologie TBdH d'un oscillateur commandé en tension ou VCO (Voltage-Controlled Oscillator) pour la récupération d'horloge et des données à 40 et 43 Gbit/s. La photodiode UTC présente de très bonnes performances en bande passante et en courant de saturation par rapport à la photodiode PIN classique. La première partie de ce travail présente une étude approfondie de la structure UTC ainsi que son intégration avec la structure TBdH sur substrat InP. La compatibilité entre ces deux structures a été validée avec quelques critères à respecter. En particulier, le dopage et l'épaisseur de la base constituent les principaux compromis entre la sensibilité et la rapidité du dispositif. Le VCO de type différentiel permettra, après intégration dans une boucle à verrouillage de phase ou PLL (Phase-Locked Loop), de générer un signal stable fournissant deux phases d'horloge complémentaires aux circuits numériques, notamment au circuit de décision utilisé pour la régénération des données. L'architecture « à varactor interne » choisie offre un fort potentiel pour la réalisation des VCO de très hautes fréquences. Le circuit VCO réalisé au cours de cette thèse présente de bonnes performances en plage d'accord (10%) autour de la fréquence d'oscillation de 45 GHz. La précision de cette fréquence est liée aux modèles du transistor et de la ligne coplanaire utilisés dans la simulation, ainsi qu'à la reproductibilité technologique. Ces résultats permettent de franchir une étape importante et nécessaire à la réalisation d'un récepteur monolithique à base de TBdH InP pour les applications à très haut débit.

L'objectif de ce travail est d'étudier les avantages de la technologie CMOS/SOI 0.13µm partiellement désertée, pour la conception des circuits d'interface des liens haut débit (10 et 40Gbit/s). Nous avons identifié une fonction critique: la récupération de l'horloge et des données (CDR). L'étude de cette fonction nous a conduit à une analyse approfondie de l'oscillateur commandé en tension (VCO). Neuf circuits VCO et oscillateurs 10GHz ont ainsi été conçus pour valider les choix technologiques offerts par le CMOS/SOI. Les performances mesurées démontrent l'intérêt du CMOS/SOI pour les applications à hautes fréquences. Pour les applications à 40Gbit/s, nous avons ensuite conçu, réalisé et testé un VCO multi-phases 4x10GHz. Les résultats expérimentaux montrent une amélioration significative de la figure de mérite lorsque l'on compare ce circuit en CMOS/SOI avec les résultats précédemment publiés.