Dans un système radio communication pour les applications hautes fréquences (>300 mhz), la partie frontal RF est généralement analogique et alors moins compatible avec la partie numérique bande de base. La consommation d'énergie, la surface et le cout de la partie analogique sont importants par rapport a la partie numérique. La migration vers des systèmes numériques apporte plusieurs avantages des conceptions numériques comme la possibilité d'utiliser des outils de CAD computer aided design, de plus les circuits numériques sont plus faciles a tester, plus petit en surface et leur temps de conception est plus court contrairement aux circuits analogiques qui demande plusieurs itérations de fabrication avant leur commercialisation. Une PLL est un composant dont les signaux sont analogiques ou mixtes. Alors qu'une ADPLL est une boucle dont tous les signaux d'entrées/sorties sont numériques. Une ADPLL est plus facilement intégrée sur un soc qu'une boucle analogique et plus robuste au bruit qui vient de la partie numérique bande de base. Dans ce mémoire on propose dans le premier chapitre un modèle comportemental de l'ADPLL pour les applications radio autour de 2ghz comme le GSM et le bluetooth. Le modèle linéaire variant en temps (LTV) du bruit de phase de l'oscillateur est intègre dans un modèle haut niveau de l'ADPLL en utilisant VHDL-AMS. Dans le deuxième chapitre on propose une conception portable de l'ADPLL pour les applications TV. L'ADPLL conçue contient un oscillateur en anneau interpolateur contrôle numériquement et un convertisseur temps en numérique TDC base sur le DCO pour une réduction de la consommation de puissance.