La thèse s'articule autour du thème des FPGA embarqués(eFPGAs). Ce manuscrit analyse les solutions existantes actuellement et discute les challenges et opportunités de ces technologies; une analyse en profondeur des échecs des tentatives passées est également donnée. Sur la base des solutions existantes dans la littérature, une structure de eFPGA à topologie de type grille est proposée, décrite en langage VHDL RTL. Cette solution comporte également les outils de programmation associés. Sur la base de cette proposition, des explorations sont menées quant à la pertinence des solutions proposées au sens de métriques d'actualité tells que densité logique, performance et consommation. Une des contributions notables de cette thèse repose sur la proposition d'une architecture de switch unifiée éliminant les blocs de connexions ainsi que l'interconnexion locale typique des FPGA actuels(telles que ceux modélisables dans le logiciel VPR) tout en autorisant une bonne routabilité. Toutes les expérimentations ont été menées sur une technologie CMOS 65nm faible puissance du fondeur STMicroelectronics, qui permet de fait d'obtenir des évaluations pertinentes. Une seconde contribution notable repose sur l'exploration de l'intégration de eFPGA dans un contexte système sur puce (SoC). Cette approche repose sur l'adjonction d'un eFPGA au sein d'un système intégré, au côté d'un processeur de type LEON3, la programmation s'effectuant sur la base d'une approche de type ESL. Deux explorations sont ainsi déclinées, comme unité intégrée au sein du processeur et comme coprocesseur. Les résultats présentés permettent ainsi d'analyser sous plusieurs angles les compromis possibles ainsi que les perspectives et limitations de ce type d'approches. Finalement, un cas d'étude est également présenté quant à l'intégration de mémoires de type magnétique (MRAM) au sein-même de l'architecture du eFPGA. / The thesis extensively revolves around embedded FPGAs (eFPGAs). It conducts detailed survey focused on programmable technologies to investigate potentials and challenges of eFPGAs and probable failure reasons of several past attempts of different kinds. Based on survey knowledge, technology independent soft eFPGAs of FPGA-like mesh-based classical architecture with standard RTL programming flow areinvestigated. Detailed eFPGA architectural explorations (including CAD tools) are conducted to explore silicon-efficient (logic density, power, performance etc.)eFPGA architectures. Among notable innovations achieved is unified switch block with complete removal of connection block and local interconnect of classical mesh-based FPGAs (VPR-like) while maintaining good routing efficiency. All experiments are conducted on 65nm CMOS low powerSTMicroelectronics process to get practical silicon values and perspectives. Finally eFPGAs in systems (SoCs) potentials and challenges are addressed. A reconfigurable acceleration scenario with ESL exploitation (for programming ease) and full silicon tradeoffs visualization is presented with integration of eFPGA with LEON3 processor (as a functional and co-processor unit, with also highlighting potential flaws of functional unit in industrial perspectives). An interesting case study for perspectives of emerging MRAM memories for eFPGAs is also presented.

La thèse s'articule autour du thème des FPGA embarqués(eFPGAs). Ce manuscrit analyse les solutions existantes actuellement et discute les challenges et opportunités de ces technologies; une analyse en profondeur des échecs des tentatives passées est également donnée. Sur la base des solutions existantes dans la littérature, une structure de eFPGA à topologie de type grille est proposée, décrite en langage VHDL RTL. Cette solution comporte également les outils de programmation associés. Sur la base de cette proposition, des explorations sont menées quant à la pertinence des solutions proposées au sens de métriques d'actualité tells que densité logique, performance et consommation. Une des contributions notables de cette thèse repose sur la proposition d'une architecture de switch unifiée éliminant les blocs de connexions ainsi que l'interconnexion locale typique des FPGA actuels(telles que ceux modélisables dans le logiciel VPR) tout en autorisant une bonne routabilité. Toutes les expérimentations ont été menées sur une technologie CMOS 65nm faible puissance du fondeur STMicroelectronics, qui permet de fait d'obtenir des évaluations pertinentes. Une seconde contribution notable repose sur l'exploration de l'intégration de eFPGA dans un contexte système sur puce (SoC). Cette approche repose sur l'adjonction d'un eFPGA au sein d'un système intégré, au côté d'un processeur de type LEON3, la programmation s'effectuant sur la base d'une approche de type ESL. Deux explorations sont ainsi déclinées, comme unité intégrée au sein du processeur et comme coprocesseur. Les résultats présentés permettent ainsi d'analyser sous plusieurs angles les compromis possibles ainsi que les perspectives et limitations de ce type d'approches. Finalement, un cas d'étude est également présenté quant à l'intégration de mémoires de type magnétique (MRAM) au sein-même de l'architecture du eFPGA.

Dans l’âge des objets connectés, circuits conventionnels implémenté sur silicium ne sont pas la seule option pour réaliser des interfaces des capteurs. Dispositifs électroniques implémentés sur substrats souples sont aussi une option intéressante comme interface des capteurs dans notre quotidien, e.g: dans des vêtements, emballages, peau et dedans notre corps humain. Dans cette thèse nous proposons une formalisation de :-La procédure de fabrication de transistors en utilisant des matériaux organiques et flexibles. -La conception de circuits analogiques et numériques en utilisant ces transistors. Les contributions de cette thèse sont :• Optimisation de la procédure de fabrication et caractérisation de 2 technologies : la première fabriqué en utilisant des masques (« shadow masks » en anglais) avec un procès relativement « simple à implémenter ». La deuxième par un procès en utilisant la photolithographie et l’auto alignement. • Modélisation et extraction de paramètres pour prévoir leurs variations dans la conception de circuits.• Customisation des outils CAO « Open Source » VLSI (Alliance ©) pour la conception des circuits et layouts des transistors organiques.• Conception, fabrication et mesure des circuits analogiques (OTAs, comparateurs et convertisseurs analogiques-numériques) et circuits numériques simples (inverseurs, portes logiques, bascules). Ce travail a eu des résultats intéressants et il ouvre un ample spectre d’applications dans l’avenir dans le domaine de l’électronique flexible et organique. / In the era of “Internet of Things”, conventional silicon-based circuits are not the only option to realize sensor interfaces. Electronic devices based on flexible materials are an interesting approach to interface with sensors connected to our everyday life, e.g.: clothes, packages, skin and into the human body. In this thesis, we propose a formalization of the:- Transistor fabrication process using organic and flexible materials.- Analog and digital circuit design using these transistors. The main contribution of this work can be summarized in the following:- Optimization of the fabrication and characterization process of two technologies: the first by shadow masks with an easy-to-fabricate procedure, the second by self-alignment and photolithography.- Modeling and parameter extraction for process variation aware analog design.- Customization of an open source VLSI CAD tools (Alliance©) for circuit design and layout of OTFT.- Design, fabrication and measurement of OTFT analog front-ends (OTAs, Comparators, Analog-to-Digital Converters,…) and basic digital circuits (Inverters, Logic Gates, …).This work achieved very interesting results and it opens a wide scope of future applications in the field of Flexible organic electronics.