Reproduction de : Thèse de docteur-ingénieur : génie informatique : Grenoble, INPG : 1982. / Titre provenant de l'écran-titre. Bibliogr.

Thesis (M.S.)--Indiana University, 2008. / Title from screen (viewed on April 23, 2008). Department of Earth Sciences, Indiana University-Purdue University Indianapolis (IUPUI). Advisor(s): Gabriel M. Filippelli, Catherine J. Souch, Gary D. Rosenberg. Includes vitae. Includes bibliographical references (leaves 85-87).

L'augmentation continue de la puissance de calcul requise par les applications telles que la cryptographie, la simulation, ou le traitement du signal a fait évoluer la structure interne des processeurs vers des architectures massivement parallèles (dites « many-core »). Ces architectures peuvent contenir des centaines, voire des milliers de cœurs afin de fournir une puissance de calcul importante avec une consommation énergétique raisonnable. Néanmoins, l'importante densité de transistors fait que ces architectures sont très susceptibles aux pannes matérielles. L'augmentation dans la variabilité du processus de fabrication, et dans les facteurs de stress des transistors, dégrade à la fois le rendement de fabrication, et leur durée de vie. Nous proposons donc un mécanisme complet de tolérance aux pannes franches, permettant les architectures « many-core » à mémoire partagée cohérente de fonctionner dans un mode dégradé. Ce mécanisme s'appuie sur un logiciel embarqué et distribué dans des mémoires sur puce (« firmware »), qui est exécuté par les cœurs à chaque démarrage du processeur. Ce logiciel implémente plusieurs algorithmes distribués permettant de localiser les composants défaillants (cœurs, bancs mémoires, et routeurs des réseaux sur puce), de reconfigurer l'architecture matérielle, et de fournir une cartographie de l'infrastructure matérielle fonctionnelle au système d'exploitation. Le mécanisme supporte aussi bien des défauts de fabrication, que des pannes de vieillissement après que la puce est en service dans l'équipement. Notre proposition est évaluée en utilisant un prototype virtuel précis au cycle d'une architecture « many-core » existante. / The always increasing performance demands of applications such as cryptography, scientific simulation, network packets dispatching, signal processing or even general-purpose computing has made of many-core architectures a necessary trend in the processor design. These architectures can have hundreds or thousands of processor cores, so as to provide important computational throughputs with a reasonable power consumption. However, their important transistor density makes many-core architectures more prone to hardware failures. There is an augmentation in the fabrication process variability, and in the stress factors of transistors, which impacts both the manufacturing yield and lifetime. A potential solution to this problem is the introduction of fault-tolerance mechanisms allowing the processor to function in a degraded mode despite the presence of defective internal components. We propose a complete in-the-field reconfiguration-based permanent failure recovery mechanism for shared-memory many-core processors. This mechanism is based on a firmware (stored in distributed on-chip read-only memories) executed at each hardware reset by the internal processor cores without any external intervention. It consists in distributed software procedures, which locate the faulty components (cores, memory banks, and network-on-chip routers), reconfigure the hardware architecture, and provide a description of the functional hardware infrastructure to the operating system. Our proposal is evaluated using a cycle-accurate SystemC virtual prototype of an existing many-core architecture. We evaluate both its latency, and its silicon cost.

.

Cette thèse démontre la faisabilité d'un intergiciel destiné aux grilles de calcul, prenant en compte la dynamicité de ce type de plateforme, et les impératifs des programmes parallèles à passage de message. Pour cela, nous mettons en avant l'intérêt d'utiliser une architecture la plus distribuée possible : nous reprenons l'idée d'une infrastructure pair-à-pair pour l'organisation des ressources, qui facilite notamment la découverte des ressources, et nous retenons les détecteurs de défaillance distribués pour gérer la tolérance aux pannes. La dynamicité de ce type d'environnement est également un problème pour le modèle d'exécution sous-jacent à MPI, car la panne d'un seul processus entraine l'arrêt de l'application. La contribution de P2P-MPI dans ce domaine est la tolérance aux pannes par réplication. Nous pensons qu'elle est la mieux adaptée à une architecture pair-à-pair, les techniques classiques basées sur le check-point and restart nécessitant un ou des serveurs de sauvegardes. De plus, la réplication est totalement transparente à l'utilisateur et rejoint ainsi l'objectif de simplicité d'utilisation que nous nous sommes fixés. Nous pensons que garder un environnement très simple d'utilisation, entièrement maîtrisable par un utilisateur, est un des facteurs permettant d'augmenter le nombre de ressources disponibles sur la grille. Enfin, la contribution majeure de P2P-MPI est la librairie de communication proposée, qui est une implémentation de MPJ (MPI adapté à Java), et qui intègre la réplication des processus. Ce point particulier de notre travail plaide pour une collaboration étroite entre l'intergiciel, qui connaît l'état de la grille (détection des pannes par exemple) et la couche de communication qui peut adapter son comportement en connaissance de cause.

.

Thèse numérisée par la Direction des bibliothèques de l'Université de Montréal.

Cette thèse fait appel à la commande non linéaire inverse pour faire la synthèse de lois de commande permettant de faire face à deux types de pannes à bord des avions de transport.Il s’agit d’abord de pannes affectant certains actionneurs mais qui ne mettent pas en cause la commandabilité globale de l’avion: cette situation se présentera notamment dans le cas d’une panne isolée dont les effets peuvent être théoriquement compensés compte tenu de la redondance relative de certains actionneurs du point de vue de leurs effets sur la dynamique du vol de l’aéronef. Le problème qui se pose alors est celui de la réaffectation des surfaces de commande de l’avion de façon à maintenir pour celui-ci, lorsque c’est possible, un comportement standard aussi bien en situation d’équilibre qu’en manœuvre. Le cas de panne de ce type considéré dans cette thèse est celui d’un aileron et il s’agira, notamment au cours d’une manœuvre de mise en roulis d’assurer une réponse standard de l’avion. A ce niveau, la recherche de la solution de ce problème nous conduira à allier la commande non linéaire inverse à des techniques classiques de la Programmation Mathématique sollicitées en ligne de façon à tenir compte de toutes les contraintes matérielles et structurales à prendre en compte pour assurer la sécurité de l’avion. Il s’agit d’autre part des pannes affectant l’ensemble d’une chaîne de commande et conduisant à des situations catastrophiques où l’avion n’est plus globalement commandable au sens classique du terme et nécessitant l’interruption immédiate du vol commercial pour rechercher une solution de survie pour les personnes à bord de l’appareil au travers d’un atterrissage d’urgence. Dans cette thèse on considère le cas d’une perte totale de puissance pour les chaînes de commande des gouvernes et on développe une stratégie de retour basée sur une succession de phases de vol auxquelles seront associés des objectifs de commande limités en fonction des possibilités offertes par les seuls actionneurs principaux restants, les moteurs. La aussi, la commande non linéaire inverse jouera un rôle important pour faire la synthèse des éléments de lois de commande permettant d’effectuer les manœuvres essentielles pour mettre l’avion en conditions acceptable d’atterrissage / This thesis uses the nonlinear inverse control technique to synthesize control laws for dealing with two types of failures aboard transport airplanes. The first type of failure affects some actuators without compromising the overall controllability of the airplane: this situation arises particularly in the case of an isolated fault whose effects can theoretically be compensated taking into account the redundancy of actuators in terms of their effects on the dynamics of flight. The problem that arises is the reallocation of control surfaces to maintain for it, when possible, a standard behaviour in both equilibrium and makeover situations. The case of an aileron failure is studied here and a roll manoeuvre is considered for standard response of the aircraft. At this level, looking for the solution of this problem will lead us to combine the nonlinear inverse control technique and classical Mathematical Programming solicited online in order to take account of all material and structural constraints to be taken into account to ensure safety of the aircraft. The second considered type of failure affects an entire chain of command, leading to catastrophic situations where the aircraft is no more controllable in the classical sense and requires the immediate interruption of commercial flight to find a solution for the survival of people on board the aircraft through an emergency landing. In this thesis we consider the case of total loss of power for aerodynamic actuators and we develop a flight safety strategy based on a sequence of flight phases to which are associated limited control objectives based on the few opportunities from the only remaining actuators, the aircraft engines. Here too, the nonlinear inverse control technique plays an important role in the synthesis of control laws essential to put the airplane inacceptable conditions for landing

Les grappes de PCs constituent des architectures distribuées dont l'adoption se répand à cause de leur faible coût mais aussi de leur extensibilité en termes de noeuds. Notamment, l'augmentation du nombre des noeuds est à l'origine d'un nombre croissant de pannes par arrêt qui mettent en péril l'exécution d'applications distribuées. L'absence de solutions efficaces et portables confine leur utilisation à des applications non critiques ou sans contraintes de temps.MoLOToF est un modèle de tolérance aux pannes de niveau applicatif et fondée sur la réalisation de sauvegardes. Pour faciliter l'ajout de la tolérance aux pannes, il propose une structuration de l'application selon des squelettes tolérants aux pannes, ainsi que des collaborations entre le programmeur et le système de tolérance des pannes pour gagner en efficacité. L'application de MoLOToF à des familles d'algorithmes parallèles SPMD et Maître-Travailleur a mené aux frameworks FT-GReLoSSS et ToMaWork respectivement. Chaque framework fournit des squelettes tolérants aux pannes adaptés aux familles d'algorithmes visées et une mise en oeuvre originale. FT-GReLoSSS est implanté en C++ au-dessus de MPI alors que ToMaWork est implanté en Java au-dessus d'un système de mémoire partagée virtuelle fourni par la technologie JavaSpaces. L'évaluation des frameworks montre un surcoût en temps de développement raisonnable et des surcoûts en temps d'exécution négligeables en l'absence de tolérance aux pannes. Les expériences menées jusqu'à 256 noeuds sur une grappe de PCs bi-coeurs, démontrent une meilleure efficacité de la solution de tolérance aux pannes de FT-GReLoSSS par rapport à des solutions existantes de niveau système (LAM/MPI et DMTCP). / PC clusters are distributed architectures whose adoption spreads as a result of their low cost but also their extensibility in terms of nodes. In particular, the increase in nodes is responsable for the increase of fail-stop failures which jeopardize distributed applications. The absence of efficient and portable solutions limits their use to non critical applications or without time constraints. MoLOToF is a model for application-level fault tolerance based on checkpointing. To ease the addition of fault tolerance, it proposes to structure applications using fault-tolerant skeletons as well as collaborations between the programmer and the fault tolerance system to gain in efficiency. The application of MoLOToF on SPMD and Master-Worker families of parallel algorithms lead to FT-GReLoSSS and ToMaWork frameworks respectively. Each framework provides fault-tolerant skeletons suited to targeted families of algorithms and an original implementation. FT-GReLoSSS uses C++ on top of MPI while ToMaWork uses Java on top of virtual shared memory system provided by JavaSpaces technology. The frameworks' evaluation reveals a reasonable time development overhead and negligible runtime overheads in absence of fault tolerance. Experiments up to $256$ nodes on a dualcore PC cluster, demonstrate a better efficiency of FT-GReLoSSS' fault tolerance solution compared to existing system-level solutions (LAM/MPI and DMTCP)

Pour les entraînements à vitesse variable, la machine électrique n'étant plus directement couplée au réseau triphasé, le choix du nombre de phases peut être reconsidéré. On s'intéresse dans la thèse à la conception d'entraînements comportant des machines synchrones à aimants permanents à pôles lisses et non saturées mais à plus de trois phases. L'objectif est d'examiner simultanément les contraintes liées à la machine et à l'ensemble onduleur de tension/commande dans le but de réaliser un ensemble polyphasé performant. Les travaux développés dans cette étude explorent la possibilité spécifique des machines polyphasées de posséder des harmoniques spatiaux de force magnétomotrice et de force électromotrice tout en présentant des couples pulsatoires de très faible amplitude tant en mode normal que dégradé avec une ou deux phases non alimentées. Dans le chapitre II, pour une structure de bobinage imposée, nous examinons lors de la conception d'une machine à 7 phases à flux axial à double rotor l'effet d'une modulation des forces électromotrices en jouant sur la nature et la distribution des aimants permanents sur les rotors. Dans le chapitre III, une comparaison entre résultats expérimentaux et résultats obtenus par approches analytique et numérique (calcul 3D) est effectuée. Elle permet de valider l'approche analytique multi-harmoniques et met en exergue l'apport du calcul numérique. Dans le chapitre IV, une structure de commande est élaborée par inversion causale et une commande vectorielle est décrite et implantée expérimentalement pour un fonctionnement en mode normal ou dégradé.