Les travaux présentés dans cette thèse sont effectuées dans le cadre des Systèmes sur puce (SoC, System on Chip) et la conception de systèmes embarqués en temps réel, notamment dédiés au domaine de la reconfiguration dynamique, liés à ces systèmes complexes. Dans ce travail, nous présentons un nouveau flot de conception basé sur l’Ingénierie Dirigée par les Modèles (IDM/MDE) et le profilMARTE pour la conception conjointe du SoC, la spécification et la mise en œuvre de ces systèmes sur puce reconfigurables, afin d’élever les niveaux d’abstraction et de réduire la complexité du système.La première contribution relative à cette thèse est l’identification des parties de systèmes sur puce reconfigurable dynamiquement qui peuvent être modélisées au niveau d’abstraction élevé. Cette thèse adapte une approche dirigée par l’application et cible les modèles d’application de haut niveau pour être traités comme des régions dynamiques des SoCs reconfigurables. Nous proposons aussi des modèles de contrôle générique pour la gestion de ces régions au cours de l’exécution en temps réel. Bien que cette sémantique puisse être introduite à différents niveaux d’abstraction d’un environnent pour la conception conjointe du SoC, nous insistons tout particulièrement sur sa fusion au niveau du déploiement, qui relie la propriété intellectuelle avec les éléments modélisés à haut niveau de conception. En outre, ces concepts ont été intégrés dans le méta-modèle MARTE et le profil correspondant afin de fournir une extension adéquate pour exprimer les caractéristiques de reconfiguration à la modélisation de haut niveau.La seconde contribution est la proposition d’un méta-modèle intermédiaire, qui isole les concepts présents au niveau transfert de registre (RTL-Register Transfer Level). Ce méta-modèle intègre les concepts chargés de l’exécution matérielle des applications modélisées, tout en enrichissant la sémantique de contrôle, provoquant la création d’un accélérateur matériel reconfigurable dynamiquement avec plusieurs implémentations disponibles. Enfin, en utilisant les transformations de modèles MDE et les principes correspondants, nous sommes en mesure de générer des codeHDL équivalents à différentes implémentations de l’accélérateur reconfigurable ainsi que différents codes source en langage C/C++ liés au contrôleur de reconfiguration, qui est finalement responsable de la commutation entre les différentes implémentations. Enfin, notre flot de conception a été vérifié avec succès dans une étude de cas liée à un système anti-radar de détection de collision. Une composante clé intégrante de ce système a été modélisée en utilisant les spécifications MARTE étendu et le code généré a été utilisé dans la conception et la mise en oeuvre d’un SoC sur un FPGA reconfigurable dynamiquement. / The works presented in this dissertation are carried out in the context of System-on-Chip (SoC) and embedded system design, particularly dedicated to the domain of dynamic reconfiguration related to these complex systems. We present a design flow based on Model Driven Engineering (MDE) and the MARTE SoC Co-Design profile, to specify and implement these SoCs; in order to elevate the abstraction levels and to decrease system complexity.The first contribution related to this thesis is identifying parts of dynamically reconfigurable SoCs that can be modeled at the high abstraction levels. This thesis targets the high level application models to be treated as dynamically swapple regions of a reconfigurable SoC, and proposes generic control models for managing these regions during runtime execution. While these semantics can be introduced at several high abstraction levels of a SoC Co-Design framework,we specially emphasis on fusion at the deployment level, that links intellectual properties to the modeled highlevel design components. Additionally, these concepts have been integrated into the MARTE metamodel to provide asuitable extension for expressing reconfigurability features at the high level modeling.The second contribution is the proposal of an intermediate metamodel, that isolates the concepts present at the RTL. This metamodel integrates concepts responsible for the hardware execution of the modeled applications, and enriches the control semantics, resulting in creation of a dynamically reconfigurable hardware accelerator with several available implementations. Finally, using the MDE model transformations, we are able to generate HDL code equivalent to the different implementations of the reconfigurable accelerator as well as C language source code related to the reconfiguration controller responsible for the switching between the different implementations. Finally, our design flow was verified successfully in a case study related to an anti-collision radar detection system. A key integral component of this system was modeled using the extended MARTE specifications and the generated code was used in the conception and implementation of a dynamically reconfigurable FPGA based SoC.

Demands on modern computing are becoming more intensive. Keeping up with these demands has increasing complexity. Moore's Law is in decline. Increasing the number of cores on a device has diminishing returns. Specialised architectures provide more efficient and higher performing processors. However, it is not always practical to include every architecture on every device. Running non-native tasks on architectures often results in a drop in performance. This research examines the benefits and limitations of Field Programmable Gate Arrays - Systems on Chip (FPGA-SoC) devices to provide flexible hardware accelerators for heterogeneous architectures. A number of topics are covered, including hardware acceleration of floating-point mathematical functions, dynamic reconfiguration and high-level synthesis. A number of case studies are presented. Dynamic reconfiguration is used to change the configuration of the FPGA at runtime, allowing the hardware accelerators to be changed depending on the current processor tasks. Changing accelerators at runtime has limitations, such as data perturbation. Context switching techniques are applied to the hardware to prevent loss of data and enable de-fragmentation of the FPGA. High level synthesis techniques are used in conjunction with the presented hardware accelerators to synthesise high-level languages into hardware descriptions with optimisations. Techniques for runtime synthesis of hardware accelerators are presented. These can be combined with dynamic reconfiguration to configure FPGAs with appropriate hardware accelerators from a high-level language at runtime. The research demonstrates that FPGA-SoC devices have the potential for providing reconfigurable accelerators for processors in heterogeneous architectures. Metrics show that the FPGA configurations can perform better than other commercial processors. It was demonstrated that it is possible to context switch hardware at runtime, meaning the most can be made of the FPGA-SoC at all times, even as situations change. However, there are many limitations that still need to be overcome, such as management of the implemented hardware, synthesis of new hardware at runtime, reconfiguration times, interfacing of hardware with software and the design of hardware accelerators.

This work discusses <i>autonomous computing systems</i>, as implemented in hardware, and the properties required for such systems to function. Particular attention is placed on shifting the associated complexity into the systems themselves, and making them responsible for their own resources and operation. The resulting systems present simpler interfaces to their environments, and are able to respond to changes within themselves or their environments with little or no outside intervention. This work proposes a roadmap for the development of autonomous computing systems, and shows that their individual components can be implemented with present day technology. This work further implements a proof-of-concept demonstration system that advances the state-of-the-art. The system detects activity on connected inputs, and responds to the conditions without external assistance. It works from mapped netlists, that it dynamically parses, places, routes, configures, connects, and implements within itself, at the finest granularity available, while continuing to run. The system also models itself and its resource usage, and keeps that model synchronized with the changes that it undergoes—a critical requirement for autonomous systems. Furthermore, because the system assumes responsibility for its resources, it is able to dynamically avoid resources that have been masked out, in a manner suitable for defect tolerance. / Ph. D.

No description available.

In high-level automation industrial processes where maintenance or repair can not be carried out immediately, it is important to design autonomous controllers capable of maintaining the performance, reliability and safety of plants operating under sensor, actuator faults and failures, equipment fouling, feedstock variation. Advanced control strategies such as Active Fault Tolerant Control (AFTC) have been used to accommodate system failures automatically. This research presents an AFTC methodology using model predictive control (MPC) combined with a bank of Kalman Filters. This hybrid fault tolerant control system are testing in a linearized 14-order boiler-turbine unit to deal with sensor faults and actuator faults. When sensor fault occurs, the virtual sensor techniques, which uses both a bank of Kalman Filter and a reconfigured Kalman Filter is applied to estimate the plant state and corrupted sensor value. The reconfigured MPC controller, which has naturally ability in dealing with output and actuator constraints, is equipped with some advanced capabilities such as online parameter tuning mechanism, the stability improvement techniques, the feasibility improvement techniques and reference management technique to handle the plant actuator faults. In case of some specific actuator faults, the MPC controller is restructured to deal with the faults better. The proposed fault tolerant control successfully recovers the system performance in the sensor fault cases and some of the actuator cases. In other fault cases, where the system performance recovery is impossible due to faults, the fault tolerant control degrades the system performance to keep the system stable. / text

No description available.

Dynamic partial reconfiguration of FPGAs allows systems to autonomously alter sections of their design during runtime based on the state of the system. This functionality provides size, weight, and power benefits that are useful in extreme environments such as space. Therefore, NASA has requested research into the feasibility of using a commercial off-the-shelf software flow to convert a static HDL design to support partial reconfiguration. This project presents an analysis of this conversion process using the Xilinx Partial Reconfiguration Flow to convert the static design for the ITU G.729 Voice Decoder. This paper explores the design modifications that must be made to allow for partial reconfiguration. Furthermore, an in-depth description of how to set up the hardware platform to support the HDL application is provided. Finally, timing and size data are presented and analyzed to empirically show the benefits and limitations of using dynamic partial reconfiguration.

Aujourd'hui, la reconfiguration des réseaux électriques en général ou des réseaux de distribution en particulier après le défaut est réalisée par des différentes approches de calcul hors ligne. Cependant, ces approches doivent reposer beaucoup sur l'expérience des exploitants et l'immutabilité de la topologie du réseau. Une telle approche peut facilement tomber lorsque certaines contraintes d'exploitation ne peuvent pas être respectées. Pour résoudre ces problèmes, la nécessité de développer un outil efficace et réactif est posée comme la problématique de la thèse. Actuellement, plusieurs méthodes ont été développées. Ces méthodes sont tout à fait fascinant, mais ils ne travaillent pas assez efficacement en raison de leur complexité de calcul et de l'incapacité de produire des résultats optimaux. En utilisant une approche raisonnable, le travail présenté cette thèse vise à créer un outil qui aide les exploitants à reconfigurer dynamiquement et automatiquement le réseau de distribution après un défaut. Ici, nous présenterons l'approche retenue pour la reconfiguration des systèmes à événements discrets (DESs), et expliquer son adaptation, les progrès de mise en œuvre dans le domaine des réseaux électriques.

En vue, d’introduire un nouveau produit dans une usine existante, plusieurs décisions concernant les évolutions possibles du système de production sont à prendre. Ces changements sont de plus en plus fréquents et nécessitent de reconfigurer aussi souvent le système, ce qui constitue de véritables perturbations durant son cycle de vie. Dans la phase avant-projet d’industrialisation, différentes solutions process sont à évaluer en termes de coût d’investissement, de délai de mise en œuvre, de qualité et de flexibilité du système de production. Les objectifs de conception sont multiples et parfois conflictuels. Ce qui rend difficile l’obtention d’un consensus lors de l’évaluation des solutions. De plus, il est difficile d’avoir une vision partagée de l’impact des modifications sur la configuration initiale d’une ligne de production. Les décisions prises dans cette phase ont un impact considérable sur les autres phases du projet (Développement, intégration, démarrage). Dans le but d’améliorer ces décisions, cette thèse se propose dans un premier temps, d’étudier les processus de reconfiguration d’une ligne de production afin d’identifier les solutions et leurs impacts sur la configuration initiale de la ligne, ensuite, d’identifier et d’organiser les critères de performances pertinents afin d’évaluer les solutions par une approche multicritère dans les phases amont du projet, enfin, d’élaborer un processus de revue numérique d’atelier afin d’identifier au plus tôt les problèmes et de valider les solutions retenues à différents jalons du projet. / In order to introduce a new product in an existing plant, several decisions concerning possible changes in the production system have to be made. These changes are more frequent and require to reconfigure the system as often as needed. It represents a disruption during the system life cycle. Several solutions are assessed in terms of investment cost, reconfiguration time, quality and flexibility of the production system at the preliminary phases of the project. The objectives are multiple and sometimes conflicting. That makes difficult to reach a consensus in the assessment of solutions. Moreover, it is difficult to have a shared vision of the impact of changes on the initial configuration of a production line. The decisions made during this phase have a significant impact on the other project phases (development, integration, start of production). In order to improve these decisions, this thesis proposes first, to study the reconfiguration process of a production line in order to identify solutions and their impacts on the initial system configuration, then after, we identify and organize the relevant performance criteria to assess solutions with a multi-criteria based approach in the early phases of the project. Finally, we develop a factory digital review process to detect problems earlier and validate the solutions adopted at several project milestones.

Le réseau de distribution électrique français, construit dans une optique de desserte d'électricité depuis les centrales de production en amont, vers les consommateurs en aval, est aujourd'hui le lieu de transits d'énergie multi-sens et dont la charge instantanée dépend à la fois des consommations et des productions locales. Il faut donc moderniser les modèles d'exploitation des réseaux actuellement utilisés.C'est dans ce contexte que le gestionnaire du réseau de distribution de la Vienne SRD, et les différentes équipes du laboratoire LIAS, ont cherché à mettre en place un outil d'optimisation des schémas d'exploitation des réseaux de distribution d'électricité de la VIENNE.Dans cette thèse, le trnvt1il s'est porté principalement sur la modélisation du problème et non sur les méthodes de résolution. En effet, le contexte industriel du développement de l'outil d'optimisation du réseau a permis de se rapprocher au mieux de la réalité des informations disponibles concernant le réseau électrique. Et il est apparu plus pertinent d'utiliser des méthodes de résolution exactes tout en recherchant à simplifier le modèle complexe de représentation du réseau électrique. Ainsi,un modèle simple d'optimisation basé sur le problème de Bot à coût minimum a été mis en place et une étude comparative a été réalisée avec les modèles complexes présents dans la littérature.Ce premier modèle a été reformulé et rendu convexe et quadratique, et permet ainsi d'obtenir des performances supérieures en terme de temps de résolution à solution égale. Le problème d'optimisation simplifié a aussi été élaboré pour permettre de prendre en compte un horizon de temps dans l'optimisation du réseau électrique', afin de prendre en compte des profils de consommation et de production au cours du temps. En effet, ceci permet ainsi de prendre en compte des variations liées au comportement des consommateurs et des producteurs reliés au réseau.Et pour finir. ces modèles d'optimisation ayant pour objectif d'être inséré dans un outil d'aide à la décision pour une utilisation dans un contexte industriel. différentes contraintes liées à l'exploitation des réseaux électriques ont été insérées au modèle.Différents cas d'études issus de la littérature sont présentés pour valider la pertinence du modèle au regard des méthodes existantes. Nous avons pu expérimenter en simulation notre optimisation de réseau sur données de réseaux réels, ce qui a démontré l'applicabilité de la démarche à des problèmes de tailles importantes correspondant à la réalité du réseau électrique de SRD. / The French electrical distribution network was originally built to bring electricity from very large producers to consumers, but it has now become a place of multi-directional energy flows that rely on local production and consumption. Because of this new situation, the way of operating electrical networks needs to be renewed. In light of this, the local Distribution System Operator (SRO) of the French department Vienne and the different teams of the LIAS laboratory have worked together on the development of a distribution network configuration optimization tool. In this thesis the majority of the work was focused on the modeling part of the problem rather than on the development of new optimization methods. The industrial root of this project gave the opportunity to be very close to the reality of the available network data. Based on those observations,it was more consistent to use exact and precise optimization methods to solved simplified versions of the complex electrical network models.Thus a simple optimization model based on the minimum cost flow problem was developed, and a comparative study between the developed model and state of the art more complex one was led. This simple model was reformulated to become convex and quadratic and to reach better resolution time performances with the same solutions. This optimization problem was developed to take into account a time horizon factor into the optimization of the operation planning of the distribution network. The time horizon factor aim to represent the production and consumption variation over a selected period. Finally. because this model has to be integrated into a decision making helping tool that will be used by the DSO SRD several operational constraints were added into the optimization model. Several state of the art case studies arc presented to validate the model accuracy regarding existing methods. Simulation experiments were done on real networks data to show the applicability of the proposed optimization model over large scale case studies which correspond to the DSO SRO reality.