No description available.

No description available.

No description available.

No description available.

No description available.

No description available.

Computing is entering an era of hundreds to thousands of processing elements per chip, yet no known parallelism form scales to that degree. To address this problem, we investigate the foundation of a computer architecture where processing elements and memory are contextually partitioned based upon facets of a user's life. Such Contextual Partitioning (CP), the situational handling of inputs, employs a method for allocating resources, novel from approaches used in today's architectures. Instead of focusing components on mutually exclusive parts of a task, as in Thread Level Parallelism, CP assigns different physical components to different versions of the same task, defining versions by contextual distinctions in device usage. Thus, application data is processed differently based on the situation of the user. Further, partitions may be user specific, leading to personalized architectures. Our focus is mobile devices, which are, or can be, personalized to one owner. Our investigation is centered on leveraging CP for accurate and real-time speech recognition on mobile devices, scalable to large vocabularies, a highly desired application for future user interfaces. By contextually partitioning a vocabulary, training partitions as separate acoustic models with SPHINX, we demonstrate a maximum error reduction of 61% compared to a unified approach. CP also allows for systems robust to changes in vocabulary, requiring up to 97% less training when updating old vocabulary entries with new words, and incurring fewer errors from the replacement. Finally, CP has the potential to scale nearly linearly with increasing core counts, offering architectures effective with future processor designs. / Master of Science

Tradicionalmente, em aplicações industriais predominam robôs cujas arquiteturas correspondem a estruturas cinemáticas seriais, ou seja, seus atuadores e peças movidas são dispostos em série, um após o outro, formando uma única cadeia cinemática aberta, de modo a posicionar o órgão terminal, a parte do robô que comumente contém uma garra ou um eletrodo de solda. Esses robôs apresentam desempenho insatisfatório em aplicações que demandem precisão, rigidez, alta freqüência natural e baixo tempo de ciclo. Sendo assim, tanto a comunidade acadêmica como a industrial têm manifestado um interesse crescente pela utilização de outro tipo de estrutura cinemática, denominada paralela, que se caracteriza pela presença de várias cadeias cinemáticas independentes, atuando de forma paralela e simultânea sobre o órgão terminal. Essa arquitetura não-convencional apresenta, potencialmente, uma série de vantagens, como: alta rigidez, leveza, rapidez, precisão e alta capacidade de carga. No entanto, existe uma série de problemas abertos que necessitam de uma investigação mais profunda, de modo a garantir que essa mudança de tendência venha a ser implementada com eficácia. O objetivo desta pesquisa é contribuir para o desenvolvimento de uma máquina fresadora de arquitetura paralela que seja promissora quanto à sua simplicidade construtiva, bem como a precisão de posicionamento da ferramenta, se comparada com os robôs paralelos tradicionais. Esses dois requisitos simplicidade e precisão serão alcançados mediante o emprego de uma estrutura modular e a utilização de uma barra de ancoragem ativa, de forma que a estrutura final apresente três atuadores operando em conjunto. Sendo assim, serão empregados três membros, todos ativos, formando uma estrutura cinemática redundante com mobilidade igual a dois. A avaliação do comportamento da arquitetura proposta para a fresadora será realizada por meio de simulações, com o mapeamento dos erros estáticos, de modo a identificar a sua precisão de posicionamento ao longo dos seus eixos de movimentação. / Traditionally, in industrial activities, there is a preference over robots whose architectures correspond to serial kinematic structures, i.e., its actuators and moving parts are arranged in series, one after another, forming a single open kinematic chain, in order to position the body terminal, the part of the robot that commonly contain a claw or a welding electrode. However, these robots have poor performance in applications that require precision, rigidity, high natural frequency and low cycle time. Due to these factors, both academic and industrial communities have expressed a growing interest in the use of another type of kinematic structure, called parallel, which is characterized by the presence of several independent kinematic chains, operating in parallel and simultaneously on the terminal organ. This unconventional architecture has potentially a number of advantages, such as high stiffness, lightness, speed, precision and high load capacity. However, there are a number of open problems that need further investigation in order to ensure that this trend change will be implemented effectively. The objective of this research is to contribute for the development of a parallel milling machine that presents a promising behavior in terms of precision and simplicity in construction, compared with the traditional parallel robots. Both requirements simplicity and precision will be achieved with the utilization of a modular structure and the introduction of an active docking bar, so that the final structure has three actuators working simultaneously. Thus, three members will be used, all active, forming a kinematic redundant structure with mobility equal to two. The expected behavior of the proposed architecture for the milling machine is evaluated through simulations, with the mapping of static errors that allow the identification of its positioning accuracy along the motion axes.

Esta tese apresenta um estudo sobre a implementação de sistema de detecção e reconhecimento de faces no processador CELL na plataforma CBE, utilizando um sistema Playstation 3. Inicialmente, diversas abordagens para reconhecimento e detecção de faces são estudadas, bem como arquiteturas de processador multi núcleos. São apresentadas três implementação, sendo a segunda implementação premiada com quarto colocado no IBM CELL UNIVERSITY CHALLENGE 2007 para desenvolvimento de programas para plataforma Cell BE. A terceira implementação apresenta os resultados interessantes relacionados a vetorização do processamento dos dados da detecção de objetos e os recursos adotados para obter o melhor desempenho. / This thesis presents a study of face detection implementation on CBE plataform and employ the system with Playstation 3 hardware. Several approaches for face detection and recognition are studied as well as multicore processor architetures. We implemented three versions of system. First implementation was a naive reference implementation with worst performance. Second implementation granted fourth prize in IBM CELL UNIVERSITY CHALLENGE 2007 that incentive development on CBE plataform. Third implementation had most interesting results with vectorized approaches on code of object detection.

Nos últimos anos, percebeu-se uma crescente busca por softwares e arquiteturas alternativas. Essa busca acontece porque houve avanços na tecnologia do hardware e estes avanços devem ser complementados por inovações nas metodologias de projetos, testes e verificação para que haja um uso eficaz da tecnologia. Muitos dos softwares e arquiteturas alternativas, geralmente partem para modelos que exploram o paralelismo das aplicações, ao contrário do modelo de von Neumann. Dentre as arquiteturas alternativas de alto desempenho, tem-se a arquitetura a fluxo de dados. Nesse tipo de arquitetura, o processo de execução de programas é determinado pela disponibilidade dos dados. Logo, o paralelismo está embutido na própria natureza do sistema. O modelo a fluxo de dados possui a vantagem de expressar o paralelismo de maneira intrínseca, eliminando a necessidade de o programador explicitar em seu código os trechos onde deve haver paralelismo. As arquiteturas a fluxo de dados voltaram a ser um tema de pesquisa devido aos avanços do hardware, em particular, os avanços da Computação Reconfigurável e os FPGAs (Field-Programmable Gate Arrays). O projeto ChipCflow é uma ferramenta para execução de algoritmos usando o modelo a fluxo de dados dinâmico em FPGA. Este trabalho apresenta o formato para os tagged-tokens do ChipCflow, os operadores de manipulação das tags dos tokens e suas implementações a fim de que se tenha a PROVA-DE-CONCEITOS para tais operadores na arquitetura ChipCflow / The alternative architectures and softwares researches have been growing in the last years. These researches are happening due to the advance of hardware technology and such advances must be complemented by improvements on design methodologies, test and verification techniques in order to use technology effectively. Many of the alternative architectures and softwares, in general, explore the parallelism of applications, differently to von Neumann model. Among high performance alternative architectures, there is the Dataflow Architecture. In this kind of architecture, the execution of programs is determined by data availability, thus the parallelism is intrinsic in these systems. The dataflow architectures become again a highlighted research area due to hardware advances, in particular, the advances of Reconfigurable Computing and FPGAs (Field-Programmable Gate Arrays). ChipCflow project is a tool for execution of algorithms using dynamic dataflow graph in FPGA. The main goal in this module of the ChipCflow project is to define the tagged-token format, the iterative operators that will manipulate the tags of tokens and to implement them