Quelque soient les applications développées dans le cadre des systèmes à évènements discrets, l'analyse et la représentation du comportement de la partie opérative par un modèle formel est nécessaire. L'analyse bibliographique montre que, suivant les applications et les auteurs, la modélisation de la partie opérative prend des formes très différentes suivant les objectifs à atteindre. Le modèle utilisé est généralement proposé empiriquement et il est supposé faire partie du travail préliminaire aux travaux présentés. Bien que située à la base de tous les travaux, la modélisation en tant que telle, ne fait pas beaucoup l'objet de travaux de recherche. Nous nous sommes intéressés dans ce mémoire à l'obtention d'un modèle de partie opérative selon deux approches : la première consiste à mettre à l'épreuve formellement un modèle de partie opérative de bas niveau pour tester si tous les changements de commandes sont considérés. La confiance dans le modèle de partie opérative empirique est augmentée en vérifiant partiellement certaines propriétés sur celui-ci. La seconde approche s'intéresse à la construction du modèle de partie opérative par analyse de la composition en constituants physiques de la partie opérative. Chaque composant est modélisé indépendamment suivant un niveau de précision plus ou moins important avant que le modèle de partie opérative ne soit assemblé pour être utilisé dans des applications. D'abord basés sur les outils de représentation classique de la théorie des langages, les résultats de la modélisation de la partie opérative présentés dans ce mémoire sont ensuite appliqués à la supervision industrielle d'un atelier flexible d'emballage et de conditionnement. Cette modélisation montre ses limites dans la prise en compte du temps et l'aspect continu du comportement de la partie opérative. La démarche de modélisation est ensuite étendue aux Réseaux de Petri hybrides pour pouvoir représenter le comportement discret et continu de la partie opérative et leurs interactions. Cette approche hybride permet enfin d'apporter un cadre formel pour la simulation de parties opératives réalistes intégrée dans le logiciel ITS_PLC Professional Edition.

Bien que les techniques d'autotest intégré soient en perpétuel développement sous forme de théories et de schémas de conception, leur réalisation concrète et leur implémentation posent des problèmes cruciaux. Une stratégie d'autotest intégré est proposée dans cette thèse pour des circuits générés par compilation de silicium. Le schéma UBIST d'unification du test en-ligne et hors-ligne assure la plupart des tests nécessaires durant la vie d'un circuit intégré (test de fin de fabrication, test de maintenance, test en-ligne,...). A la base du schéma ubist se trouve le schéma self-checking (test en-ligne, pour lequel le circuit est compose de blocs fonctionnels strongly fault secure (sfs) et de contrôleurs strongly code disjoint (scd). Le but a atteindre par de tels circuits est couramment appelé le totally self-checking goal, qui consiste a détecter la première erreur survenant aux sorties du bloc fonctionnel, sous forme d'indication d'erreur sur les sorties du contrôleur. Autour de ce schéma self-checking est implémentée une structure de test, du type bilbo, assurant des phases de test hors-ligne, qui a pour objectif d'augmenter le taux de couverture des pannes multiples et de renforcer les propriétés SFS et SCD pour certains blocs fonctionnels et contrôleurs. L'unification des tests en-ligne et hors-ligne permet de tirer les avantages de chacun de ces tests, permettant une implémentation efficace d'autotest intégré. Une méthodologie de conception pour implémenter ce schéma UBIST est proposée pour des parties contrôle hiérarchiques a base de plas et des parties operatives parallèles en structure bit-slice (du type de celle du mc 68000). Ce sont les architectures cibles utilisées par le compilateur de silicium SYCO (développé au sein de l'équipe d'architecture des ordinateurs du laboratoire TIM3/IMAG). Une solution topologique efficace est proposée pour ces schémas UBIST

Description d'un outil de développement de systèmes experts (ODSE) conçu et réalisé en ADA. Le formalisme de description des connaissances (faits et règles), les mécanismes d'interférence mis en œuvre ainsi que l'implémentation du système sont donnes. Enfin, la thèse décrit l'utilisation de ODSE pour la réalisation d'un outil d'aide a la synthèse architecturale de c.i. VLSI (ASA). Les techniques utilisées par ASA (analyse de flots, ordonnancement, allocation de ressources) sont exposées ainsi que leur traduction dans le formalisme de ODSE. Enfin, les résultats d'utilisation de ASA pour la synthèse d'un filtre Leapfrog d'ordre 9 sont donnes