Zugl.: Berlin, Techn. Universiẗat, Diss., 2008.

Zugl.: Erlangen-Nürnberg, Univ., Diss., 2010.

Zugl.: Erlangen, Nürnberg, Univ., Diss., 2008

Brandenburgische Techn. Universiẗat, Diss., 2002--Cottbus.

Zugl.: Karlsruhe, Univ., Diss., 2006

Zugl.: Braunschweig, Techn. Univ., Diss., 2008

Zugl.: Berlin, Techn. Univ., Diss., 2007 / Hergestellt on demand

This thesis focuses on analyzing the synchronization of time delays between mutually coupled phase-locked loops (PLLs) in a flat hierarchy. Mutual synchronization refers to decentralized synchronization where there is no primary or secondary unit or control source. Consequently, it is an inherently self-organizing system in which each unit has equal rights, making it a democratic system. In this research, a dynamic nonlinear time-domain model is used to describe mutually delayed coupled oscillators. The predictions of this model are evaluated against experimental measurements. The time-domain model is based on the Kuramoto model. The Kuramoto model describes a network of coupled oscillators. As a first impression, this Kuramoto model is first analyzed for understanding of the effects of time delays between oscillators. The time domain model is based on a conventional PLL architecture modified to allow mutual coupling. The modifications include a circuit section that sums and weights all incoming phase differences. Overall, the measured results of this research study are in good agreement with the theoretical predictions of the time-domain model. The analysis allows the identification of the transient dynamics and the mechanisms that lead to mutual coupling and the formation of synchronized states through self-organized synchronization. The results show that the mutual coupling can self-organize its dynamics to synchronize even at time delays where the phenomenon of multistability of synchronized states occurs. A critical time delay beyond which a stable synchronized state cannot be achieved has been identified. The work also analyzes the dynamics and noise of synchronized states and finds that the dynamics near a synchronized state are correlated due to mutual coupling, leading to a reduction in noise. The noise correlation is affected by the direction of coupling, the number of nodes in the network, and the network topology. An improvement in phase noise of up to 14.42 dBc/Hz at 100 kHz offset from the carrier and 49.47ns delay was achieved using all-to-all coupling with four nodes. Furthermore, the hybrid approach, the combination of hierarchical and self-organizing synchronization architectures, is investigated. The dissertation presents an experimental study to understand how this affects a network of mutually delayed delay-coupled oscillators and whether the network of mutually coupled nodes can be abstracted as a secondary oscillator. A range in which the mutually delay-coupled network can be successfully synchronized by an external reference oscillator, depending on the synchronized state, is identified. In summary, this thesis provides valuable insights into the properties of mutually delay-coupled PLLs and their synchronization in flat hierarchies, and contributes to the understanding, design, and optimization of more practical networks of mutually delayed PLLs.:Abstract/Zusammenfassung Symbols and Abbreviations Previous Publications 1 Introduction 1.1 Classifications of Synchronization 1.2 A Historical Perspective on Mutual Synchronization 1.3 Extending the Understanding of Mutual Synchronization 1.4 Definitions and Methodologies 2 Model of Networks of Mutually Coupled PLLs 2.1 Coupled Oscillators – Kuramoto Model 2.1.1 Consequences of a Time Delay between Oscillators 2.1.2 Arbitrary Time Delays between Oscillators 2.2 Time-Domain Model of Delay-Coupled PLLs 2.2.1 Phase Detection 2.2.2 Loop-Filter 2.2.3 Voltage Controlled Oscillator 2.3 Prediction and Stability Analysis of Synchronized States 2.3.1 Assessing the Linear Stability of Synchronized States 2.3.2 Stability Consideration for Two Identical PLL Nodes 2.3.3 The Notion of Mode Locking 2.3.4 Effects of Heterogeneity on Synchronized States 2.4 Dynamics and Noise in Synchronized States 2.4.1 Gain and Phase Margin of a PLL Node 2.4.2 Phase Noise 2.5 Key Findings of the Theoretical Model 3 Design of Phase-Locked-Loops for Mutual Synchronization 3.1 PLL Nodes Dedicated for Mutual Synchronization 3.1.1 Phase Detection Circuitry 3.1.2 Adder Chain 3.2 Additional Circuitry for Implementing a Time Delay 4 Experimental Analysis of Mutually Time-Delayed Coupled PLLs 4.1 Synchronized States Including Oscillator Nonlinearity 4.2 Stability of Multistable Synchronized States 4.3 Critical Time Delay Between Two Coupled Nodes 4.4 Combining Hierarchical and Flat Synchronization Concepts 4.4.1 Entrainment of a Chain Network Topology 4.4.2 Entrainment of a Ring Network Topology 4.5 Heterogeneous Time Delays between Coupled PLLs 4.6 Phase Noise Analysis of Time Delay Coupled PLLs 4.6.1 Phase Noise for Two Mutually Coupled Nodes 4.6.2 The Impact of Coupling Directionality 4.6.3 Long Term Frequency Stability 4.6.4 Effect of Time Delay on Phase Noise 4.6.5 Network Topology Dependency on Phase Noise 5 Conclusion and Future Prospects Bibliography Own Publications – Periodicals Own Publications – Conference Proceedings Co-Authored Publications Other References List of Figures List of Tables Acknowledgement Curriculum Vitae / Diese Arbeit befasst sich mit der Analyse der Auswirkungen von Zeitverzögerungen auf die Synchronisation von gegenseitig gekoppelten Phasenregelschleifen (engl. phase-locked loop (PLL)) in einer flachen Hierarchie. Gegenseitige Synchronisation bezieht sich auf eine dezentrale Synchronisation, bei der es keine primäre oder sekundäre Einheit oder Steuerquelle gibt. Folglich ist es ein inhärent selbstorganisierendes System, in dem jede Einheit gleichberechtigt ist, was es zu einem demokratischen System macht. Für die Untersuchung wird ein dynamisches nichtlineares Zeitbereichsmodell verwendet, um gegenseitig verzögert gekoppelte Oszillatoren zu modellieren und die Vorhersagen dieses Modells anhand experimenteller Messungen zu bewerten. Dieses Zeitbereichsmodell basiert auf dem sogenannten Kuramoto-Modell, das ein Netzwerk gekoppelter Oszillatoren beschreibt. Um einen ersten Eindruck zu erhalten, wird zunächst dieses Kuramoto-Modell analysiert, um die Auswirkungen von Zeitverzögerungen zwischen den Oszillatoren zu verstehen. Das Zeitbereichsmodell basiert auf einer konventionellen PLL-Architektur, die modifiziert wurde, um eine gegenseitige Kopplung zu ermöglichen. Die Modifikationen beinhalten einen Schaltungsteil, der alle eingehenden Phasendifferenzen summiert und gewichtet. Die gemessenen Ergebnisse dieser Untersuchung stimmen insgesamt gut mit den theoretischen Vorhersagen des Zeitbereichsmodells überein. Die Analyse erlaubt es, die transiente Dynamik und die Mechanismen zu identifizieren, die zur gegenseitigen Synchronisation und zur Bildung synchronisierter Zustände durch selbstorganisierte Synchronisation führen. Die Ergebnisse zeigen, dass selbst bei Zeitverzögerungen, bei denen das Phänomen der Multistabilität synchronisierter Zustände auftritt, die gegenseitige Kopplung ihre Dynamik selbst organisieren kann, um sich zu synchronisieren. Die Untersuchung identifizierte eine kritische Zeitverzögerung, bei der kein stabiler synchronisierter Zustand erreicht werden kann. Die Arbeit analysiert auch die Dynamik und das Rauschen von synchronisierten Zuständen und stellt fest, dass die Dynamik in der Nähe eines synchronisierten Zustands aufgrund der gegenseitigen Kopplung korreliert ist, was zu einer Reduktion des Rauschens führt. Die Richtung der Kopplung und die Anzahl der Knoten im Netzwerk sowie die Netzwerktopologie beeinflussen die Korrelation des Rauschens. Eine Verbesserung des Phasenrauschens von bis zu 14.42 dBc/Hz bei einem Versatz von 100 kHz zum Träger und einer Verzögerung von 49.47 ns wurde durch eine globalen oder All-to-All-Kopplung mit vier Knoten erreicht. Des Weiteren wird der hybride Ansatz, die Kombination von hierarchischen und selbstorganisierenden Synchronisationsarchitekturen, untersucht. Die Arbeit präsentiert eine experimentelle Studie, um zu verstehen, wie dies ein Netzwerk von gegenseitig verzögert gekoppelten Oszillatoren beeinflusst und ob das Netzwerk von gegenseitig gekoppelten Knoten als sekundärer Oszillator abstrahiert werden kann. Dabei wird eine vom synchronisierten Zustand abhängige Domäne identifiziert, in der das wechselseitig gekoppelte Netzwerk durch einen externen Referenzoszillator erfolgreich synchronisiert werden kann. Insgesamt liefert diese wissenschaftliche Arbeit wertvolle Erkenntnisse über die Eigenschaften von gegenseitig verzögerungsgekoppelten PLLs und deren Synchronisation in einer flachen Hierarchie und trägt zum Verständnis, zum Entwurf und zur Optimierung von praktisch realisierten Netzwerken gegenseitig verzögerungsgekoppelter PLLs bei.:Abstract/Zusammenfassung Symbols and Abbreviations Previous Publications 1 Introduction 1.1 Classifications of Synchronization 1.2 A Historical Perspective on Mutual Synchronization 1.3 Extending the Understanding of Mutual Synchronization 1.4 Definitions and Methodologies 2 Model of Networks of Mutually Coupled PLLs 2.1 Coupled Oscillators – Kuramoto Model 2.1.1 Consequences of a Time Delay between Oscillators 2.1.2 Arbitrary Time Delays between Oscillators 2.2 Time-Domain Model of Delay-Coupled PLLs 2.2.1 Phase Detection 2.2.2 Loop-Filter 2.2.3 Voltage Controlled Oscillator 2.3 Prediction and Stability Analysis of Synchronized States 2.3.1 Assessing the Linear Stability of Synchronized States 2.3.2 Stability Consideration for Two Identical PLL Nodes 2.3.3 The Notion of Mode Locking 2.3.4 Effects of Heterogeneity on Synchronized States 2.4 Dynamics and Noise in Synchronized States 2.4.1 Gain and Phase Margin of a PLL Node 2.4.2 Phase Noise 2.5 Key Findings of the Theoretical Model 3 Design of Phase-Locked-Loops for Mutual Synchronization 3.1 PLL Nodes Dedicated for Mutual Synchronization 3.1.1 Phase Detection Circuitry 3.1.2 Adder Chain 3.2 Additional Circuitry for Implementing a Time Delay 4 Experimental Analysis of Mutually Time-Delayed Coupled PLLs 4.1 Synchronized States Including Oscillator Nonlinearity 4.2 Stability of Multistable Synchronized States 4.3 Critical Time Delay Between Two Coupled Nodes 4.4 Combining Hierarchical and Flat Synchronization Concepts 4.4.1 Entrainment of a Chain Network Topology 4.4.2 Entrainment of a Ring Network Topology 4.5 Heterogeneous Time Delays between Coupled PLLs 4.6 Phase Noise Analysis of Time Delay Coupled PLLs 4.6.1 Phase Noise for Two Mutually Coupled Nodes 4.6.2 The Impact of Coupling Directionality 4.6.3 Long Term Frequency Stability 4.6.4 Effect of Time Delay on Phase Noise 4.6.5 Network Topology Dependency on Phase Noise 5 Conclusion and Future Prospects Bibliography Own Publications – Periodicals Own Publications – Conference Proceedings Co-Authored Publications Other References List of Figures List of Tables Acknowledgement Curriculum Vitae

Die Spezifikationen und Toleranzbereiche heutiger Hochgeschwindigkeitsdatenübertragungstechnologien nehmen immer weiter an Komplexität, aufgrund der steigenden Informationsmenge, zu. Zur Verarbeitung von Daten in Frequenzbereichen oberhalb von einem Gigahertz sind Referenzsignale notwendig, welche ein äußerst geringes Phasenrauschen aufweisen um benachbarte Kanäle nicht zu beeinflussen. Diese Referenzsignale werden in Mischerschaltungen zur Modulation oder Demodulation zwischen radio frequency (RF)- und intermediate frequency (IF)-Signalen verwendet. Die benötigte Signalform ist eine Sinusschwingung, die nicht durch digitale Schaltungsblöcke erzeugt werden kann. Daher ist die Notwendigkeit von analogen LC-Oszillatoren gegeben. Die Erzeugung von höchst stabilen und hochfrequenten Signalen war lange Zeit teuren Silizium-Germanium-Technologien vorbehalten. Jedoch erfordert der steigende Integrationsgrad und der hart umkämpfte Markt, die Entwicklung von RF-Schaltungen in günstigen CMOS-Technologien. In Zusammenarbeit mit der Landshut Silicon Foundry soll dazu eine monolithisch integrierte Phase-Locked Loop (PLL) mit einer mittleren Ausgangsfrequenz von 2,44 GHz und einem Phasenrauschen kleiner -115 dBc/Hz bei einem Abstand von 1 MHz vom Träger entwickelt werden. Dabei wird das Hauptaugenmerk auf den Kern der PLL gelegt, welcher einen spannungsgesteuerten Oszillator, einen Phasen-/Frequenzdetektor, eine Ladungspumpe, einen Schleifenfilter und einen Frequenzteiler beinhaltet. Außerdem sollen Testszenarien vorgestellt werden, um die Eigenschaften der gefertigten PLL zu bestimmen und zu vergleichen.

Die Spezifikationen und Toleranzbereiche heutiger Hochgeschwindigkeitsdatenübertragungstechnologien nehmen immer weiter an Komplexität, aufgrund der steigenden Informationsmenge, zu. Zur Verarbeitung von Daten in Frequenzbereichen oberhalb von einem Gigahertz sind Referenzsignale notwendig, welche ein äußerst geringes Phasenrauschen aufweisen um benachbarte Kanäle nicht zu beeinflussen. Diese Referenzsignale werden in Mischerschaltungen zur Modulation oder Demodulation zwischen radio frequency (RF)- und intermediate frequency (IF)-Signalen verwendet. Die benötigte Signalform ist eine Sinusschwingung, die nicht durch digitale Schaltungsblöcke erzeugt werden kann. Daher ist die Notwendigkeit von analogen LC-Oszillatoren gegeben. Die Erzeugung von höchst stabilen und hochfrequenten Signalen war lange Zeit teuren Silizium-Germanium-Technologien vorbehalten. Jedoch erfordert der steigende Integrationsgrad und der hart umkämpfte Markt, die Entwicklung von RF-Schaltungen in günstigen CMOS-Technologien. In Zusammenarbeit mit der Landshut Silicon Foundry soll dazu eine monolithisch integrierte Phase-Locked Loop (PLL) mit einer mittleren Ausgangsfrequenz von 2,44 GHz und einem Phasenrauschen kleiner -115 dBc/Hz bei einem Abstand von 1 MHz vom Träger entwickelt werden. Dabei wird das Hauptaugenmerk auf den Kern der PLL gelegt, welcher einen spannungsgesteuerten Oszillator, einen Phasen-/Frequenzdetektor, eine Ladungspumpe, einen Schleifenfilter und einen Frequenzteiler beinhaltet. Außerdem sollen Testszenarien vorgestellt werden, um die Eigenschaften der gefertigten PLL zu bestimmen und zu vergleichen.