Dissertação (mestrado)—Universidade Brasília, Faculdade de Tecnologia, Departamento de Engenharia Mecânica, 2012. / Submitted by Gabriela Botelho (gabrielabotelho@bce.unb.br) on 2012-07-16T12:02:34Z No. of bitstreams: 1 2012_CAmiloSanchezFerreira.pdf: 16333857 bytes, checksum: c1be47325564206021d16c5cf59158a0 (MD5) / Rejected by Jaqueline Ferreira de Souza(jaquefs.braz@gmail.com), reason: Documento não está bloqueado on 2012-07-16T13:53:05Z (GMT) / Submitted by Gabriela Botelho (gabrielabotelho@bce.unb.br) on 2012-07-16T14:27:25Z No. of bitstreams: 1 2012_CamiloSanchezFerreira.pdf: 16324846 bytes, checksum: 47113bd5748b47767ebcd8e3ad3997bb (MD5) / Approved for entry into archive by Jaqueline Ferreira de Souza(jaquefs.braz@gmail.com) on 2012-07-17T13:48:05Z (GMT) No. of bitstreams: 1 2012_CamiloSanchezFerreira.pdf: 16324846 bytes, checksum: 47113bd5748b47767ebcd8e3ad3997bb (MD5) / Made available in DSpace on 2012-07-17T13:48:05Z (GMT). No. of bitstreams: 1 2012_CamiloSanchezFerreira.pdf: 16324846 bytes, checksum: 47113bd5748b47767ebcd8e3ad3997bb (MD5) / Atualmente, o mercado e a comunidade acadêmica têm requerido aplicações baseadas no processamento de imagens e vídeo com varias restrições de tempo real. Por outro lado, a detecção de objetos em movimento é uma etapa muito importante em aplicações de robótica móvel e segurança. Com o fim de encontrar um desenho alternativo que permita o rápido desenvolvimento de sistemas de detecção de movimento em tempo real, este trabalho propõe uma arquitetura hardware para a detecção de objetos em movimento baseada no algoritmo de subtração do fundo, sendo implementado em FPGAs (Field Programmable Gate Arrays). Para alcançar isto, foram executados os seguintes passos: (a) a imagem de fundo (em níveis de cinza) é armazenada em uma memoria SRAM externa, (b) é aplicada uma etapa de filtragem passa-baixa nas imagens de fundo e no quadro atual, (c) é realizada a operação de subtração entre as duas imagens, e (d) é aplicado um filtro morfológico sobre a imagem resultante. Posteriormente é calculado o centro de gravidade do objeto para ser enviado para um computador (via interface RS-232 desenvolvida no processador embarcado Nios II da Altera Corp.). Adicionalmente, o sistema foi implementado sobre um robô móvel para a calibração e validação de um sensor de distâncias baseado em um sistema de visão omnidirecional. Tanto os resultados práticos da detecção de movimento como os resultados de síntese têm demostrado a viabilidade dos FPGAs na implementação dos algoritmos propostos sobre uma plataforma de hardware. O sistema implementado fornece um pixel (picture element) processado por cada ciclo de relógio da FPGA depois de um período de latência, sendo 32 vezes mais rápido do que o mesmo algoritmo implementado em software (isto foi testado utilizando o sistema operacional de tempo real xPC Target da MathWorks). _________________________________________________________________________ ABSTRACT / Currently, both the market and the academic communities have required applications based on image and video processing with several real-time constraints. On the other hand, detection of moving objects is a very important stage in mobile robotics and surveillance applications. In order to achieve an alternative design that allows the rapid development of real time motion detection systems this work proposes a hardware architecture for motion detection based on the background subtraction algorithm, which is implemented on FPGAs (Field Programmable Gate Arrays). For achieving this, the following steps are executed: (a) a background image (in gray-level format) is stored in an external SRAM memory, (b) a low-pass filter is applied to both the stored and current images, (c) a subtraction operation between both images is obtained, and (d) a morphological filter is applied over the resulting image. Afterward, the gravity center of the object is calculated and sent to a PC (via RS-232 interface developed on Nios II embedded processor from Altera Corp.). Additionally, the system was implemented on a mobile robot for calibration and validation of a distance sensor based on a omnidirectional vision system. Both the practical results of the motion detection system and synthesis results have demonstrated the feasibility of FPGAs for implementing the proposed algorithms on a hardware platform. The implemented system provides one processed pixel per FPGA’s clock cycle (after the latency time) and speed-ups the software implementation (using the real-time xPC Target OS from MathWorks) by a factor of 32.

Made available in DSpace on 2014-06-12T15:59:37Z (GMT). No. of bitstreams: 2 arquivo5344_1.pdf: 3740112 bytes, checksum: a4e42be0c5b4bb8e1fc9a30a86fbe8d8 (MD5) license.txt: 1748 bytes, checksum: 8a4605be74aa9ea9d79846c1fba20a33 (MD5) Previous issue date: 2006 / No competitivo mercado de sistemas digitais dedicados, a crescente demanda por produtos com funcionalidades cada vez mais complexas tem tornado o projeto de tais sistemas um grande desafio. Neste cenário, torna-se necessária à construção de modelos virtuais de sistemas, em diferentes níveis de abstração, a fim de permitir a exploração do espaço de projeto e a validação funcional dos mesmos, antes de implementações em plataformas alvo. SystemC é uma biblioteca de classes C++ que permite a modelagem e simulação de tais modelos e que tem conquistado espaço diante de gigantes do mercado. Ferramentas de desenvolvimento de sistemas tradicionalmente necessitam de mecanismos de introspecção para oferecer serviços de apoio. Introspecção é o ato de extrair informações a respeito de um dado programa ou componente de software. Contextos típicos que podem demonstrar a relevância da extração destas informações são os ambientes de composição de sistemas de apoio ao paradigma de projetos baseados em plataforma. Estes ambientes necessitam extrair informações estruturais e comportamentais de comunicação e sincronização, tanto da própria aplicação quanto da especificação da plataforma. As informações extraídas são de extrema utilidade para apoiar projestistas nas atividades de mapeamento entre os componentes do sistema. O projeto aqui proposto destinou-se ao desenvolvimento de técnicas para identificação de elementos estruturais e comportamentais a partir de sistemas especificados em SystemC. Uma vez identificados, estes elementos puderam então ter suas informações extraídas e disponibilizadas. Esta pesquisa resultou na construção de um mecanismo intitulado SCExamine que tem o objetivo de implementar as técnicas de introspecção propostas neste trabalho. O mecanismo de introspecção foi aplicado em vários modelos de sistemas, dentre eles o modelo de uma CPU RISC atualmente distribuída na biblioteca SystemC padrão. As informações extraídas são disponibilizadas por meio de arquivos XML que podem ser facilmente utilizadas por outras ferramentas de apoio ao desenvolvimento de sistemas. A obtenção de tais informações de maneira automatizada proporciona um aumento significativo na produtividade de projetistas que utilizam SystemC como linguagem de especificação de sistemas

Submitted by Fernanda Rodrigues de Lima (fernanda.rlima@ufpe.br) on 2018-08-01T20:38:49Z No. of bitstreams: 2 license_rdf: 811 bytes, checksum: e39d27027a6cc9cb039ad269a5db8e34 (MD5) TESE Marcus Vinicius Duarte dos Santos.pdf: 4382049 bytes, checksum: 3f5d38da8538c0c62f2dc97e4b66c9aa (MD5) / Approved for entry into archive by Alice Araujo (alice.caraujo@ufpe.br) on 2018-08-03T19:36:47Z (GMT) No. of bitstreams: 2 license_rdf: 811 bytes, checksum: e39d27027a6cc9cb039ad269a5db8e34 (MD5) TESE Marcus Vinicius Duarte dos Santos.pdf: 4382049 bytes, checksum: 3f5d38da8538c0c62f2dc97e4b66c9aa (MD5) / Made available in DSpace on 2018-08-03T19:36:47Z (GMT). No. of bitstreams: 2 license_rdf: 811 bytes, checksum: e39d27027a6cc9cb039ad269a5db8e34 (MD5) TESE Marcus Vinicius Duarte dos Santos.pdf: 4382049 bytes, checksum: 3f5d38da8538c0c62f2dc97e4b66c9aa (MD5) Previous issue date: 2017-03-09 / A evolução dos computadores tem nos mostrado que, com o passar dos anos, esses equipamentos têm evoluído em diversas características, como novas tecnologias em uso, redução de tamanho, redução de custo, aumento do desempenho, e redução do consumo de energia. Entre essas melhorias destacamos como fundamentais para projetos de sistemas embarcados as melhorias em desempenho de aplicação específica e a melhoria em consumo. Em um sistema microprocessado, um dos principais responsáveis pelo consumo de energia é a hierarquia de memória cache, que pode ser responsável por até 50% da energia consumida pelo sistema completo. Nesse trabalho é apresentada uma abordagem para exploração do espaço de projeto de memórias cache em plataformas MPSoCs de aplicação específica que utiliza como base o algoritmo ABCs (Colônia Artificial de Abelhas) adaptado para multi-objetivo (melhoria de desempenho e de consumo de energia) e utilizando técnicas de DoE (Design of Experiments) para tornar a busca global do algoritmo mais eficiente, reduzindo seu tempo total de execução. O algoritmo ABC modificado foi denominado de algoritmo AbcDE. Nos experimentos avaliamos a abordagem AbcDE executando algumas aplicações dos benchmark Splash2 (fft, radix e matrix) e o ParMibench (Djikstra) para um nível de cache (L1) e foi obtido um conjunto de configurações da cache L1 dentro do Pareto front reduzindo o tempo de exploração em uma média de 42,3%. O número de simulações da plataforma MPSoC foi reduzida em 40,4% quando comparado com o uso do algoritmo ABC original em multi-objetivo. Os resultados foram obtidos para uma plataforma MPSoC baseada em NoC com 4 processadores. Também avaliamos a abordagem AbcDE executando as aplicações dos benchmarks previamente citados em conjunto com as aplicações do benchmark ParMibench (Sha, Stringsearch e Basicmath) para hierarquia de cache em multinível (L1 e L2). Foram obtidas configurações de cache dentro do Pareto Front apresentando uma quantidade média de execuções da plataforma MPSoC em cerca de 37,14% menor que o algoritmo ABCMOP, e em cerca de 37,10 % menor que o algoritmo MOPSO (considerando todas as aplicações dos experimentos). Mesmo obtendo uma melhoria significativa em termos eficiência, comparado aos algoritmos ABCMOP e MOPSO, o algoritmo AbcDE não degradou sua precisão. O algoritmo AbcDE, em termos de hipervolume, foi em média inferior ao algoritmo ABCMOP em apenas 0,91%, e foi em média superior ao algoritmo MOPSO em apenas 0,66%. Verificamos que o algoritmo AbcDE conseguiu obter resultados ótimos para configurações de cache multi-nível com eficiência e sem degradar sua precisão, simulando apenas cerca de 0,13% do espaço do projeto total da hierarquia de cache. / The computer’s evolution has shown over the years these devices have evolved in several features such as new technologies in use, size reduction, cost reduction, increased performance, and reduced energy consumption. Among these improvements we highlight as fundamental to embedded system design, the improvements in performance and energy consumption. In a microprocessor-based system, the major contributor to the energy consumption is the cache hierarchy, which can account for up to 50% of the energy consumed by the entire system. This work introduces the AbcDE, a cache design space exploration approach to applicationspecific MPSoC platforms. The AbcDE uses the algorithm ABC (Artificial Bee Colony) in multi-objective mode (improvement of performance and energy consumption simultaneuosly) and using DoE (Design of Experiments) techniques to improve the efficiency of algorithm global search, reducing the execution time. In the experiments we evaluated the AbcDE approach to some applications of Splash2 benchmark (fft, radix and matrix multiplication) and ParMiBench benchmark (Djikstra) and was obtained a L1 cache configurations set into the Pareto front with a reduction of 42.3% in the exploration time. The mean number of platform executions is 40.4% lower when compared with the original multi-objective ABC algorithm. All results were obtained for a NoC-based MPSoC platform using four processors. We also evaluated the AbcDE approach by executing the previously cited benchmark applications in conjunction with the benchmark applications Sha, Stringsearch and Basicmath (ParMibench benchmark) for multilevel cache hierarchy (L1 and L2). Cache configurations within Pareto Front were obtained and it was obtained a mean number of MPSoC platform simulations at about 37,14 % smaller than the ABCMOP algorithm, and about 37,10 % smaller than the MOPSO algorithm (Considering all applications of the experiments). Although obtaining a significant improvement in efficiency terms, compared to the ABCMOP and MOPSO algorithms, the AbcDE algorithm did not degrade its accuracy. The AbcDE algorithm, in terms of hypervolume metric, obtained on average less than the ABCMOP algorithm by only 0.91%, and obtained on average superior to the MOPSO algorithm by only 0.66%. The AbcDE algorithm was able to achieve optimal results for multi-level cache configurations efficiently and without degrading its accuracy, simulating only about 0.13 % of the total design space of the cache hierarchy.

Submitted by Thiago Oliveira (thiago.oliveira@ifpb.edu.br) on 2017-02-14T14:35:42Z No. of bitstreams: 1 27- Evandson Claude Seabra Dantas - HARDWARE EMBARCADO DE BAIXO CUSTO PARA MEDI??O DE PRESS?O ARTERIAL COM RECURSOS DE INTERNET DAS COISAS(1).pdf: 7899524 bytes, checksum: cc50be9f431130fbbc78dc1b2d7a7cad (MD5) / Approved for entry into archive by Thiago Oliveira (thiago.oliveira@ifpb.edu.br) on 2017-02-14T14:38:46Z (GMT) No. of bitstreams: 1 27- Evandson Claude Seabra Dantas - HARDWARE EMBARCADO DE BAIXO CUSTO PARA MEDI??O DE PRESS?O ARTERIAL COM RECURSOS DE INTERNET DAS COISAS(1).pdf: 7899524 bytes, checksum: cc50be9f431130fbbc78dc1b2d7a7cad (MD5) / Made available in DSpace on 2017-02-14T14:38:46Z (GMT). No. of bitstreams: 1 27- Evandson Claude Seabra Dantas - HARDWARE EMBARCADO DE BAIXO CUSTO PARA MEDI??O DE PRESS?O ARTERIAL COM RECURSOS DE INTERNET DAS COISAS(1).pdf: 7899524 bytes, checksum: cc50be9f431130fbbc78dc1b2d7a7cad (MD5) Previous issue date: 2016-11 / A Press?o Arterial ? representada por um conjunto de m?tricas que referem-se a pres s?o exercida pelo sangue nas paredes das art?rias. A medi??o pode ser realizada por dois tipos de procedimentos: (i) invasivos; (ii) n?o?invasivos; Os procedimentos invasivos s?o mais precisos, por?m, causam desconforto ao paciente e os exp?e a riscos de infec??es. Os procedimentos n?o?invasivos costumam ser pr?ticos e r?pidos, e possuem acur?cia estabelecida na Medicina. O m?todo mais popular para medir a Press?o Arterial, por meio de procedimentos n?o?invasivos, ? realizado com a utiliza??o de Esfigmoman?metros. Estes s?o encontra dos em duas vers?es: (i) os anal?gicos; (ii) os digitais; Os Esfigmoman?metros anal?gicos s?o amplamente difundidos em cl?nicas e hospitais e s?o utilizados em conjunto com algum m?todo para medi??o, ao qual destacam-se o m?todo auscultat?rio, que baseia-se no monitoramento dos sons de Korotkov e o m?todo palpat?rio, que baseia-se no tateamento do pulso. Por outro lado, Os Esfigmoman?metros Digitais baseiam-se no m?todo oscilom?trico, monitorando os pulsos oscilom?tricos que surgem no manguito ? medida que este ? gradualmente desinflado. Com a finalidade de desenvolver um Hardware Embarcado utilizando recursos de internet das coisas para medir a press?o arterial, foi desenvolvido um prot?tipo baseado na substitui??o do man?metro pelo transdutor de press?o MPX2050 da Freescale Semiconductor, com finalidade de realizar a digitaliza??o do sinal. Para implementa??o do m?todo oscilom?trico foi necess?rio desenvolver um circuito eletr?nico que condiciona o sinal da press?o, separando a press?o imediata do manguito dos pulsos oscilom?tricos. Para o c?lculo da Press?o Arterial, foi adotado o procedimento de identificar o pulso oscilom?trico de maior amplitude e os pulsos correspondentes ?s fra??es de 0,5 e 0,66 para a Press?o Arterial Sist?lica e Press?o Arterial Diast?lica, respectivamente. Para testar a efici?ncia do prot?tipo desenvolvido foram realizados testes em cinco condi??es distintas de press?o, com a utiliza-??o de um simulador f?sico espec?fico para valida??o. Das condi??es testadas verificou-se que apenas uma medida ficou fora das especifica??es do Inmetro/Dimel. Os resultados obtidos apontam para um erro m?dio de 2,83% para a Press?o Arterial Sist?lica e 1,94% para a Press?o Arterial Diast?lica. Os resultados obtidos de cada medi??o s?o atualizados e armazenados continuamente em uma p?gina Web, hospedada no pr?prio dispositivo. Estas informa??es ficam dispon?veis atrav?s da internet para monitoramento remoto pela equipe m?dica.

Orientador : Alice Maria B. H. Tokarnia / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-01T05:00:24Z (GMT). No. of bitstreams: 1 Tilli_Marcelo_M.pdf: 3601615 bytes, checksum: 6549787564beb56494d6df88d789dd95 (MD5) Previous issue date: 2001 / Resumo: Esse trabalho apresenta um simulador orientado a eventos, distribuído e implementado seguindo a metodologia de simulação distribuída conservadora. Apresentamos o modelo adotado para a representação do sistema, o funcionamento interno do simulador e sugerimos algumas formas de explorar os resultados fornecidos pelo simulador durante o projeto de sistemas embutidos. O funcionamento desse simulador distribuído é ilustrado por dois exemplos. .0 primeiro consiste num sistema desenvolvido para cálculo, pelo Método de Bames-Hut, da trajetória de corpos sob a ação de forças gravitacionais. Esse exemplo, devido a carga computacional, é adequado para avaliação de desempenho de sistemas computacionais distribuídos. O segundo exemplo, ilustra o uso do simulador durante o projeto de uma pequena rede A TM. Esse exemplo ilustra como o simulador é utilizado para auxiliar na tomada de decisões de projeto. Durante a execução dos exemplos, verificamos que o simulador distribuído desenvolvido chega a ser 3,28 vezes mais rápido do que o simulador seqüencial / Abstract: This work presents a distributed event-driven simulator, following the conservative distributed simulation methodology. We present the model adopted for embedded system representation and the internal functioning of the simulator. The use of the simulator is illustrated by two case studies. The first case study is a system developed to perform the calculation of body movement under the action of gravitational forces, using the Bames-Hut method. Due to the great computational overhead caused by force calculation, this problem is suitable for benchmarking distributed systems. The second case study uses the simulator to assist in the design of a small A TM network. This case study shows how the simulator can be used to assist in the decision-making process during the designo The distributed simulator achieved a speedup of 3.28 as compared to an event-driven sequential simulator / Mestrado / Mestre em Engenharia Elétrica

Pesquisas acadêmicas em virtualização de redes vêm sendo realizadas durante diversos anos, nos quais diferentes abordagens de alocação de redes virtuais foram propostas. Tais abordagens, no entanto, negligenciam requisitos operacionais importantes impostos por plataformas de virtualização. No caso de virtualização baseada em SDN/OpenFlow, um exemplo fundamental de tais requisitos operacionais é a disponibilidade de espaço de memória para armazenar regras em dispositivos OpenFlow. Diante dessas circunstâncias, argumentamos que a alocação de redes virtuais deve ser realizada com certo grau de conhecimento sobre infraestruturas físicas; caso contrário, após instanciadas, tais redes podem sofrer instabilidade ou desempenho insatisfatório. Considerando redes físicas baseadas em SDN/OpenFlow como um cenário importante de virtualização, propõe-se um arcabouço baseado na coordenação entre a alocação de redes virtuais e redes OpenFlow para realizar a instanciação de redes virtuais de forma adequada. A abordagem proposta desdobra-se nas seguintes contribuições principais: uma abstração de infraestruturas virtuais que permite que um requisitante represente os detalhes de seus requerimentos de rede de maneira aprofundada; um compilador ciente de privacidade que é capaz de pré-processar requisições com tal grau de detalhamento, ofuscando informações sensíveis e derivando requisitos operacionais computáveis; um modelo para a alocação de redes virtuais que visa a maximizar a viabilidade no nível físico. Resultados obtidos por meio de uma avaliação da nossa abordagem evidenciam que considerar tais requisitos operacionais, bem como computá-los de forma precisa, é imprescindível para garantir a “saúde” das redes virtuais hospedadas na plataforma de virtualização considerada. / Research on network virtualization has been active for a number of years, during which a number of virtual network embedding (VNE) approaches have been proposed. These approaches, however, neglect important operational requirements imposed by the underlying virtualization platforms. In the case of SDN/OpenFlow-based virtualization, a crucial example of an operational requirement is the availability of enough memory space for storing flow rules in OpenFlow devices. Due to these circumstances, we advocate that VNE must be performed with some degree of knowledge of the underlying physical networks, otherwise the deployment may suffer from unpredictable or even unsatisfactory performance. Considering SDN/OpenFlow-based physical networks as an important virtualization scenario, we propose a framework based on VNE and OpenFlow coordination for proper deployment of virtual networks (VNs). The proposed approach unfolds in the following main contributions a virtual infrastructure abstraction that allows a service provider to represent the details of his/her VN requirements in a comprehensive manner; a privacy-aware compiler that is able to preprocess this detailed VN request in order to obfuscate sensitive information and derive computable operational requirements; a model for embedding requested VNs that aims at maximizing their feasibility at the physical level. Results obtained through an evaluation of our framework demonstrate that taking such operational requirements into account, as well as accurately assessing them, is of paramount importance to ensure the “health” of VNs hosted on top of the virtualization platform.

Made available in DSpace on 2018-06-15T12:04:33Z (GMT). No. of bitstreams: 1 000488776-Texto+Completo-0.pdf: 1962973 bytes, checksum: 77c055e16913a3e7b366d18bb3c59fa3 (MD5) Previous issue date: 2017 / Historically embedded systems (ES) were designed to perform a single task throughout their lifetime. However, this view has changed with the new paradigm of computing called the Internet of Things or IoT. An example of environment where IoT can be applied are smart cities by creating products such as smart poles. Thus, smart poles can be responsible not only for city lighting, but also for the control of security cameras, in addition to temperature and noise sensors. In this scenario, the virtualization technique in ES appears to contribute to the development of IoT devices since it allows a better use of the available resources in the ES besides contributing to the increase of the security. ES security has been neglected and IoT oriented ES have attracted malicious attacks as they play a central role in the operation of essential services for individuals and enterprises. Therefore, the objective of this work is to identify a set of security mechanisms that use cryptography techniques that, combined with the virtualization technique, can establish a security architecture for IoT oriented virtualized ES (VES). Thus, establishing a minimum level of confidence between the users and the SEV. Two security mechanisms have been implemented in prplHypervisor: integrity checking and introspection of guest system hypercalls. The results show that for a guest system with a size of 256kB the integrity check mechanism imposed a 150.33ms initialization delay time while the introspection engine imposed 10.57ms of initialization delay. 2,029 lines of code have been added to the prplHypervisor to perform the integrity check and 120 lines of code to implement the introspection engine. The final size of the prplHypervisor has 32kB which represents a 53% increase over the original code. However, growth does not prevent the use of security mechanisms since the storage capacity available on the platform is 2MB. / Historicamente os sistemas embarcados (SE) eram desenvolvidos para realizar uma única tarefa em toda a sua vida. Entretanto, esta visão mudou com o novo paradigma da computação chamado Internet das Coisas ou IoT. Um ambiente onde a IoT pode ser aplicada são as cidades inteligentes por meio da criação de produtos como, por exemplo, os postes inteligentes. Assim, os postes inteligentes podem ser responsáveis não só pela iluminação da cidade, mas encarregados também pelo controle de câmeras de segurança, além de sensores de temperatura e ruído. Neste cenário, a técnica de virtualização em SE surge para contribuir no desenvolvimento de dispositivos IoT, pois permite uma melhor utilização dos recursos disponíveis nos SE além de auxiliar para o aumento da segurança. A segurança dos SE tem sido negligenciada e os SE voltados para IoT têm atraído ataques maliciosos, visto que, desempenham um papel central no funcionamento de serviços essenciais para as pessoas e empresas. O objetivo deste trabalho é identificar um conjunto de mecanismos de segurança que utilizam técnicas de criptografia que, combinados com a técnica de virtualização, possam estabelecer uma arquitetura de segurança para os SE virtualizados (SEV) voltados para IoT. Assim, estabelecendo um nível de confiança mínimo entre os usuários e os SEV.Além disso, foram implementados dois mecanismos de segurança no prplHypervisor: a verificação de integridade e a introspecção das hypercalls do sistema convidado. Os resultados mostram que para um sistema convidado com tamanho de 256kB o mecanismo de verificação de integridade impôs um tempo de atraso na inicialização de 150,33ms enquanto o mecanismo de introspecção impôs 10,57ms de atraso na inicialização. Foram adicionados 2.029 linhas de código ao prplHypervisor para realizar a verificação de integridade e 120 linhas de código para implementar o mecanismo de introspecção. O tamanho final do prplHypervisor possui 32kB o que representa um aumento de 53% em relação ao código original. Todavia, o crescimento não inviabiliza o uso dos mecanismos de segurança, dado que, a capacidade de armazenamento disponível na plataforma utilizada é de 2MB.

O aumento na complexidade dos sistemas embarcados, compostos por partes de hardware e software, aliado às pressões do mercado que exige novos produtos em prazos cada vez menores, tem levado projetistas a considerar a possibilidade de construir sistemas a partir da integração de componentes já existentes e previamente validados. Esses componentes podem ter sido desenvolvidos por diferentes equipes ou por terceiros e muitas vezes são projetados utilizando diferentes metodologias, linguagens e/ou níveis de abstração. Essa heterogeneidade torna complexo o processo de integração e validação de componentes, que normalmente é realizado através de simulação. O presente trabalho especifica mecanismos genéricos e extensíveis que oferecem suporte à cooperação entre componentes heterogêneos em um ambiente de simulação distribuída, sem impor padrões proprietários para formatos de dados e para a descrição do comportamento e interface dos componentes. Esses mecanismos são baseados na arquitetura DCB (Distributed Co-Simulation Backbone), voltada para co-simulação distribuída e heterogênea e inspirada nos conceitos de federado (componente de simulação) e federação (conjunto de componentes) que são definidos pelo HLA (High Level Architecture), um padrão de interoperabilidade para simulações distribuídas. Para dar suporte à co-simulação distribuída e heterogênea, esse trabalho descreve mecanismos que são responsáveis pelas tarefas de cooperação e distribuição, chamados de embaixadores, assim como o mecanismo gateway, que é responsável pela interoperabilidade entre linguagens e conversão de tipos de dados. Também é apresentada uma ferramenta de suporte à geração das interfaces de co-simulação, que são constituídas de dois embaixadores configuráveis e um gateway para cada federado, gerado a partir de templates pré-definidos.

Na simulação heterogênea de um sistema eletrônico complexo, um mesmo modelo pode ser composto por partes distintas em relação às tecnologias ou linguagens utilizadas na sua descrição, níveis de abstração, ou pela combinação de partes de software e de hardware (escopo da co-simulação). No uso de modelos heterogêneos, a construção de uma ponte eficaz entre diferentes simuladores, em conjunto com a solução de problemas tais como sincronização e tradução de dados, são alguns dos principais desafios. No contexto do projeto de sistemas embarcados, a validação desses sistemas via co-simulação está sujeita a estes desafios na medida em que um mesmo modelo de representação precisa suportar a cooperação consistente entre partes de hardware e de software. Estes problemas tornam-se mais significativos quando abordados em ambientes distribuídos, o que aumenta a complexidade dos mecanismos que gerenciam os ítens necessários à correta cooperação entre partes diferentes. Contudo, embora existam abordagens e ferramentas voltadas para o tratamento de modelos heterogêneos, inclusive em ambientes distribuídos, ainda persiste uma gama de limitações causadas pela distribuição e heterogeneidade de simuladores. Por exemplo, restrições quanto à variedade de tecnologias (ou linguagens) utilizadas na descrição das partes de um modelo, flexibilidade para o reuso de partes existentes, ou em tarefas de gerenciamento de sincronização/dados/interface/distribuição. Além disso, em geral, nas soluções existentes para simulação heterogênea, alterações são necessárias sobre as partes do modelo, limitando a preservação de sua integridade. Esta é uma característica indesejável, por exemplo, no reuso de componentes IP (Intellectual Property) Neste contexto, esta tese apresenta o DCB (Distributed Co-simulation Backbone), cujo propósito geral é o suporte à execução distribuída dos modelos heterogêneos. Para isso, são observados de modo integrado quatro fatores básicos: a distribuição física; a independência dos componentes (partes); o encapsulamento das estratégias de gerenciamento de tempo, de dados e de comunicação; e a sincronização híbrida. Em geral, as soluções existentes valorizam um fator em detrimento dos demais, dependendo dos propósitos envolvidos e sua variação em relação ao grau de especificidade (soluções proprietárias ou restritas a um escopo de aplicações). O Tangram, também discutido nesta tese em termos de requisitos, é uma proposta de ambiente para projeto de modelos heterogêneos distribuídos. No contexto da especificação do DCB, esta proposta tem como objetivo geral agregar num mesmo ambiente funcionalidades de apoio para a busca e catalogação de componentes, seguidas do suporte à construção e à execução distribuída de modelos heterogêneos via DCB. À luz dos princípios de generalidade e flexibilidade da arquitetura do DCB, o Tangram visa permitir que o projetista reduza seu envolvimento com detalhes relacionados ao provimento de condições necessárias à cooperação entre componentes heterogêneos. No escopo desta tese, ênfase foi dada à co-simulação de sistemas embarcados, ênfase esta observada também na construção do protótipo do Tangram/DCB, e nos estudos de caso. Contudo, a estrutura do DCB é apropriada para qualquer domínio onde a simulação possa ser utilizada como instrumento de validação, entre outros propósitos.

Sistemas computacionais de tempo-real são tipicamente construídos a partir de primitivas de sincronização que fornecem uma noção do tempo no objetivo de coordenar a execução múltiplos fluxos de instruções em um processador. Quando o processamento é centralizado, a base de tempo destas primitivas é extraída do oscilador local da plataforma, permitindo que as ações do sistema sejam devidamente ordenadas, respeitando restrições de tempo e causalidade. No entanto, em sistemas distribuídos o problema não pode ser resolvido desta forma em decorrência de imperfeições nos dispositivos físicos. Diferenças mínimas na freqüência de osciladores fazem com que as bases de tempo dos componentes divirjam cada vez mais ao longo do tempo, dificultando ou até mesmo impossibilitando um ordenamento consistente de eventos. Por esta razão, sincronização de relógios é um serviço de fundamental importância, sobretudo em aplicações críticas, onde os níveis de confiabilidade exigidos são mais elevados. O presente trabalho consiste na proposta e implementação de uma plataforma de comunicação otimizada para sistemas de controle distribuídos, caracterizados por uma alta regularidade no comportamento da comunicação. O objetivo é propor uma solução em baixo nível com suporte para o projeto de sistemas distribuídos no domínio de aplicações críticas. A plataforma proposta, à qual foi atribuído o nome CASCA, sigla para “Communication Architecture for Safety- Critical Applications”, é de fato uma extensão time-triggered do protocolo CAN. Acima da camada de enlace do protocolo original foram projetados mecanismos sincronização de relógios e criação inicial da base de tempo, implementados na forma de uma combinação de hardware e software. Principais características da plataforma são jitter mínimo, uma base de tempo global essencialmente distribuída e particionamento temporal. Diferentes alternativas de projeto foram consideradas, observando com maior atenção a viabilidade de prototipação em dispositivos FPGA para fins de validação e aplicação imediata em plataformas reconfiguráveis. Como forma de validação da plataforma, um sistema elementar formado por três nodos foi sintetizado com sucesso em bancada obtendo-se como resultado uma base de tempo essencialmente distribuída com precisão menor do que um micro-segundo.