Devido a crescente complexidade dos sistemas integrados, tornou-se indispensável o desenvolvimento de ferramentas computacionais que auxiliem no projeto destes sistemas. Uma destas ferramentas é o simulador lógico, que é utilizado em verificações lógicas do projeto de sistemas e requer um grande esforço computacional. Nesta dissertação são revistas as técnicas de simulação lógica. São propostos algoritmos e estruturas de dados para um simulador lógico hierárquico capaz de manipular um grande número de eventos, mantendo um alto desempenho relativo ao tempo de execução. Apresentam-se os resultados de simulações lógicas que representam, com certa aproximação, simulações de sistemas digitais complexos.

Orientador : Francisco Haiter Neto / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Odontologia de Piracicaba / Made available in DSpace on 2018-08-03T08:14:33Z (GMT). No. of bitstreams: 1 Martins_MauroGuilhermedeBarrosQuirino_M.pdf: 3724655 bytes, checksum: 453605572e7f2d236c24b301a78fb0d4 (MD5) Previous issue date: 2003 / Resumo: O alto custo dos sistemas digitais de placas de fósforo pode ser compensado pelo fato de um único scanner ser dividido por vários profissionais. No entanto, isto pode trazer como conseqüência, a necessidade do armazenamento destas placas por um determinado período de tempo, para posterior escaneamento. Desconhecendo-se as implicações deste armazenamento na imagem final, realizaram-se estudos objetivo e subjetivo da qualidade de imagens obtidas pelos sistemas Digora e DenOptix, em função de diferentes tempos e condições de armazenamento. Para a realização das análises objetiva e subjetiva, foram radiografadas uma escala de densidade e uma mandíbula macerada, respectivamente. Imediatamente após as exposições, placas foram escaneadas, caracterizando assim o grupo zero hora. As placas dos demais grupos foram escaneadas após 6, 12, 18,24,48 e 72 horas de armazenamento, em três diferentes condições: temperatura ambiente, refrigeração e isolamento da umidade. A análise objetiva foi realizada pelo valor do pixel e os dados analisados estatisticamente pelos testes de Tukey e Dunnet . A análise subjetiva foi realizada por 3 radiologistas e submetida ao teste de Mann Whitney. Concluiu-se que não houve influência do tempo e da condição de armazenamento nas imagens radiográficas digitais obtidas pelo sistema DenOptix, havendo concordância entre as análises objetiva e subjetiva. No entanto, as imagens obtidas na análise objetiva do sistema Digora, apresentaram perdas de densidade a partir de 6 horas em todas as condições estudadas. Ainda para este sistema, na análise subjetiva, a perda na qualidade da imagem foi observada a partir de 6 horas de armazenamento na condição refrigeração e 24 horas para as demais condições estudadas / Abstract: The high cost of the digital systems of phosphor storage plates can be compensated by the fact of only one scanner to be divided by some professionals. However, this can bring as consequence, the necessity of the storage of these plates for a determined period of time, for posterior scanning. Being unware of the implacatios of this storage in the final image, it was assessed, both objectively and subjectively, the effects on digital images captured using Digora and DenOptix's phosphor storage plates subjected to different storage conditions and varying delays in reading. For the acomplishment of the analysis, standardised images were obtained of test objects consisting of an aluminium step wedge and dry mandible. 12 plates were exposed and immediately scanned to produce the baseline gold standard. The plates were re-exposed, stored under three different conditions - ambient temperature, low humidity and refrigeration and then scanned after 6, 12,18,24,48 or 72 hours after initial exposure. The objective analysis was carried out by pixel density measurements and the data analysed statistically using Tukey and Dunnet tests. The subjective analysis was carried by 3 radiologists and their results subjected to Mann Whitney test. For the DenOptix system there were no differences either objectively or subjectively in all the obtained images. For the Digora, objective analysis showed loss of pixel density after 6 hours in all the different storage conditions. Subjectively this loss of density was also evident after 6 hours on plates stored in the refrigerator conditions, but only after 24 hours for plates stored under the other conditions / Mestrado / Mestre em Radiologia Odontológica

Nebenläufigkeit (die gleichzeitige Aktivität mehrerer Operationen in einem digitalen System) ist eine Möglichkeit, ohne Anstieg der Technologiekosten hohe Arbeitsgeschwindigkeiten zu erzielen. Die vorliegende Arbeit soil einen Beitrag zur Lösung des Problems der Erhöhung des Nebenlaufigkeitsgrades in komplexeren digitalen Systemen durch automatischen Entwurf leisten. Ausgangspunkt dieser Arbeit ist die bisher unbefriedigende Situation bei der Beschreibung und automatischen Synthese nebenlaufiger Schaltungen im Vergleich zur verbreiteten Ausnutzung von Nebenläufigkeit in den Bereichen der Rechnerarchitektur, Betriebssysteme und Programmiersprachen. Im allgemeinen wird Nebenläufigkeit erst in den letzten Phasen des automatischen Entwurfsprozesses einbezogen, was die Komplexität des Syntheseverfahrens beträchtlich erhöht. Dagegen verfolgt diese Arbeit die Idee, daß ein hoher Nebenläufigkeitsgrad mit geringer Synthesekomplexität erreicht wird, wenn Nebenläufigkeit schon in den frühesten Entwurfsphasen, nämlich der Problemanalyse und der Verhaltensbeschreibung, berücksichtigt wird. Zur Beschreibung des Verhaltens eines Systems wird die Sprache BABEL (Beschreibungssprache für nebenläufige digitale Schaltungen) eingeführt, die eine hierarchische und strukturierte Beschreibung der Nebenläufigkeit unterstützt. Mit dem Ziel, die Zunahme der Komplexität des von der BABEL-Beschreibung ausgehenden automatischen Syntheseprozesses gering zu halten, wurden Verfahren zur Realisierung von Nebenläufigkeit durch mehrere kooperative Steuerwerke und Verfahren zur Erhöhung des Parallelitätsgrades durch Kompaktierung von Zuständen entwickelt. Um den Entwurfsprozeß zu vervollstandigen, wurden die Sprache und das Syntheseverfahren an das automatische Entwurfssystem CADDY (Carlsruhe Digital Design System) angeschlossen. Die am Ende des automatischen Entwurfsvorgangs erzeugte Schaltung nutzt die im beschriebenen System vorliegende Nebenläufigkeit dann voll aus.

Nebenläufigkeit (die gleichzeitige Aktivität mehrerer Operationen in einem digitalen System) ist eine Möglichkeit, ohne Anstieg der Technologiekosten hohe Arbeitsgeschwindigkeiten zu erzielen. Die vorliegende Arbeit soil einen Beitrag zur Lösung des Problems der Erhöhung des Nebenlaufigkeitsgrades in komplexeren digitalen Systemen durch automatischen Entwurf leisten. Ausgangspunkt dieser Arbeit ist die bisher unbefriedigende Situation bei der Beschreibung und automatischen Synthese nebenlaufiger Schaltungen im Vergleich zur verbreiteten Ausnutzung von Nebenläufigkeit in den Bereichen der Rechnerarchitektur, Betriebssysteme und Programmiersprachen. Im allgemeinen wird Nebenläufigkeit erst in den letzten Phasen des automatischen Entwurfsprozesses einbezogen, was die Komplexität des Syntheseverfahrens beträchtlich erhöht. Dagegen verfolgt diese Arbeit die Idee, daß ein hoher Nebenläufigkeitsgrad mit geringer Synthesekomplexität erreicht wird, wenn Nebenläufigkeit schon in den frühesten Entwurfsphasen, nämlich der Problemanalyse und der Verhaltensbeschreibung, berücksichtigt wird. Zur Beschreibung des Verhaltens eines Systems wird die Sprache BABEL (Beschreibungssprache für nebenläufige digitale Schaltungen) eingeführt, die eine hierarchische und strukturierte Beschreibung der Nebenläufigkeit unterstützt. Mit dem Ziel, die Zunahme der Komplexität des von der BABEL-Beschreibung ausgehenden automatischen Syntheseprozesses gering zu halten, wurden Verfahren zur Realisierung von Nebenläufigkeit durch mehrere kooperative Steuerwerke und Verfahren zur Erhöhung des Parallelitätsgrades durch Kompaktierung von Zuständen entwickelt. Um den Entwurfsprozeß zu vervollstandigen, wurden die Sprache und das Syntheseverfahren an das automatische Entwurfssystem CADDY (Carlsruhe Digital Design System) angeschlossen. Die am Ende des automatischen Entwurfsvorgangs erzeugte Schaltung nutzt die im beschriebenen System vorliegende Nebenläufigkeit dann voll aus.

Nebenläufigkeit (die gleichzeitige Aktivität mehrerer Operationen in einem digitalen System) ist eine Möglichkeit, ohne Anstieg der Technologiekosten hohe Arbeitsgeschwindigkeiten zu erzielen. Die vorliegende Arbeit soil einen Beitrag zur Lösung des Problems der Erhöhung des Nebenlaufigkeitsgrades in komplexeren digitalen Systemen durch automatischen Entwurf leisten. Ausgangspunkt dieser Arbeit ist die bisher unbefriedigende Situation bei der Beschreibung und automatischen Synthese nebenlaufiger Schaltungen im Vergleich zur verbreiteten Ausnutzung von Nebenläufigkeit in den Bereichen der Rechnerarchitektur, Betriebssysteme und Programmiersprachen. Im allgemeinen wird Nebenläufigkeit erst in den letzten Phasen des automatischen Entwurfsprozesses einbezogen, was die Komplexität des Syntheseverfahrens beträchtlich erhöht. Dagegen verfolgt diese Arbeit die Idee, daß ein hoher Nebenläufigkeitsgrad mit geringer Synthesekomplexität erreicht wird, wenn Nebenläufigkeit schon in den frühesten Entwurfsphasen, nämlich der Problemanalyse und der Verhaltensbeschreibung, berücksichtigt wird. Zur Beschreibung des Verhaltens eines Systems wird die Sprache BABEL (Beschreibungssprache für nebenläufige digitale Schaltungen) eingeführt, die eine hierarchische und strukturierte Beschreibung der Nebenläufigkeit unterstützt. Mit dem Ziel, die Zunahme der Komplexität des von der BABEL-Beschreibung ausgehenden automatischen Syntheseprozesses gering zu halten, wurden Verfahren zur Realisierung von Nebenläufigkeit durch mehrere kooperative Steuerwerke und Verfahren zur Erhöhung des Parallelitätsgrades durch Kompaktierung von Zuständen entwickelt. Um den Entwurfsprozeß zu vervollstandigen, wurden die Sprache und das Syntheseverfahren an das automatische Entwurfssystem CADDY (Carlsruhe Digital Design System) angeschlossen. Die am Ende des automatischen Entwurfsvorgangs erzeugte Schaltung nutzt die im beschriebenen System vorliegende Nebenläufigkeit dann voll aus.

Verhaltensmodelle sind für die Beschreibung digitaler Schaltungen besonders geeignet. Sie besitzen einen hohen Abstraktionsgrad, wodurch sich in Vergleich zu strukturellen Modellen die Anzahl der benötigten Elemente verkleinert, um eine Schaltung auf der Verhaltensebene zu beschreiben. In dieser Arbeit wird ein Testerzeugungsverfahren entwickelt, das auf der Verhaltensebene anwendbar ist. Damit soil ein Beitrag zur Beherrschung des zunehmenden Aufwands bei der Testerzeugung fur hochintegrierte Schaltungen geleistet werden. Ausgangspunkt far die Arbeit ist ein Verhaltensgraph, der sich aus einem Datengraphen und einem Ablaufgraphen zusammensetzt. Der Datengraph stellt den Datenfluß dar, wahrend der Ablaufgraph den Steuerfluß abbildet. Aus diesen Graphen werden Testwege abgeleitet, die es ermöglichen, parametrisierte Testmuster von den Eingangsanschlassen bis zum zu testenden Element weiterzuleiten und die Antwort dieses Elements bis zu den Ausgangsanschldssen fortzupflanzen. Durch die Anwendung von parametrisierten Testmustern wird erreicht, daß das Verfahren unabhängig von Fehlermodellen und Realisierungseinzelheiten wird. Die Aktivierung der Testwege wird anhand von Vorwärts- und Rückwärtsfortpflanzungen durchgeführt. Das vorgeschlagene Verfahren berücksichtigt sowohl die prozedurale (imperative) als auch die nichtprozedurale (applikative) Verhaltensbeschreibung einer Schaltung. Es wird an die Eigenschaften des jeweiligen Verhaltens angepaßt, außerdem werden die verschiedenen Sprachkonstrukte, die in den imperativen und applikativen Teilen der Beschreibung vorkommen können, durch entsprechende Verfahren einzeln berücksichtigt. Zur Beschreibung des Verhaltens wird in der vorliegenden Abhandlung die Sprache DSL (Digital Systems Specification Language) verwendet, was aber die Allgemeinheit der Anwendung des Verfahrens nicht einschränkt.

Verhaltensmodelle sind für die Beschreibung digitaler Schaltungen besonders geeignet. Sie besitzen einen hohen Abstraktionsgrad, wodurch sich in Vergleich zu strukturellen Modellen die Anzahl der benötigten Elemente verkleinert, um eine Schaltung auf der Verhaltensebene zu beschreiben. In dieser Arbeit wird ein Testerzeugungsverfahren entwickelt, das auf der Verhaltensebene anwendbar ist. Damit soil ein Beitrag zur Beherrschung des zunehmenden Aufwands bei der Testerzeugung fur hochintegrierte Schaltungen geleistet werden. Ausgangspunkt far die Arbeit ist ein Verhaltensgraph, der sich aus einem Datengraphen und einem Ablaufgraphen zusammensetzt. Der Datengraph stellt den Datenfluß dar, wahrend der Ablaufgraph den Steuerfluß abbildet. Aus diesen Graphen werden Testwege abgeleitet, die es ermöglichen, parametrisierte Testmuster von den Eingangsanschlassen bis zum zu testenden Element weiterzuleiten und die Antwort dieses Elements bis zu den Ausgangsanschldssen fortzupflanzen. Durch die Anwendung von parametrisierten Testmustern wird erreicht, daß das Verfahren unabhängig von Fehlermodellen und Realisierungseinzelheiten wird. Die Aktivierung der Testwege wird anhand von Vorwärts- und Rückwärtsfortpflanzungen durchgeführt. Das vorgeschlagene Verfahren berücksichtigt sowohl die prozedurale (imperative) als auch die nichtprozedurale (applikative) Verhaltensbeschreibung einer Schaltung. Es wird an die Eigenschaften des jeweiligen Verhaltens angepaßt, außerdem werden die verschiedenen Sprachkonstrukte, die in den imperativen und applikativen Teilen der Beschreibung vorkommen können, durch entsprechende Verfahren einzeln berücksichtigt. Zur Beschreibung des Verhaltens wird in der vorliegenden Abhandlung die Sprache DSL (Digital Systems Specification Language) verwendet, was aber die Allgemeinheit der Anwendung des Verfahrens nicht einschränkt.

Verhaltensmodelle sind für die Beschreibung digitaler Schaltungen besonders geeignet. Sie besitzen einen hohen Abstraktionsgrad, wodurch sich in Vergleich zu strukturellen Modellen die Anzahl der benötigten Elemente verkleinert, um eine Schaltung auf der Verhaltensebene zu beschreiben. In dieser Arbeit wird ein Testerzeugungsverfahren entwickelt, das auf der Verhaltensebene anwendbar ist. Damit soil ein Beitrag zur Beherrschung des zunehmenden Aufwands bei der Testerzeugung fur hochintegrierte Schaltungen geleistet werden. Ausgangspunkt far die Arbeit ist ein Verhaltensgraph, der sich aus einem Datengraphen und einem Ablaufgraphen zusammensetzt. Der Datengraph stellt den Datenfluß dar, wahrend der Ablaufgraph den Steuerfluß abbildet. Aus diesen Graphen werden Testwege abgeleitet, die es ermöglichen, parametrisierte Testmuster von den Eingangsanschlassen bis zum zu testenden Element weiterzuleiten und die Antwort dieses Elements bis zu den Ausgangsanschldssen fortzupflanzen. Durch die Anwendung von parametrisierten Testmustern wird erreicht, daß das Verfahren unabhängig von Fehlermodellen und Realisierungseinzelheiten wird. Die Aktivierung der Testwege wird anhand von Vorwärts- und Rückwärtsfortpflanzungen durchgeführt. Das vorgeschlagene Verfahren berücksichtigt sowohl die prozedurale (imperative) als auch die nichtprozedurale (applikative) Verhaltensbeschreibung einer Schaltung. Es wird an die Eigenschaften des jeweiligen Verhaltens angepaßt, außerdem werden die verschiedenen Sprachkonstrukte, die in den imperativen und applikativen Teilen der Beschreibung vorkommen können, durch entsprechende Verfahren einzeln berücksichtigt. Zur Beschreibung des Verhaltens wird in der vorliegenden Abhandlung die Sprache DSL (Digital Systems Specification Language) verwendet, was aber die Allgemeinheit der Anwendung des Verfahrens nicht einschränkt.

Apesar de o termo Compilador de Silício ser recente, as idéias envolvidas na sua construção são antigas e conhecidas. Este trabalho apresenta todos os passos para a construção do CSAR, um compilador de silício voltado à execusão de operações paralelas. A arquitetura alvo gerada pelo CSAR é distribuída, bem como os algoritmos implementados.

Apesar de o termo Compilador de Silício ser recente, as idéias envolvidas na sua construção são antigas e conhecidas. Este trabalho apresenta todos os passos para a construção do CSAR, um compilador de silício voltado à execusão de operações paralelas. A arquitetura alvo gerada pelo CSAR é distribuída, bem como os algoritmos implementados.