L'augmentation constante des débits de transmission de données a fait évoluer les réseaux IP vers de nouveaux services. Dans ce contexte, ces travaux de thèse étudient l'influence des nouveaux protocoles dans la conception de réseaux haut débit tolérants aux pannes. Dans un premier temps, nous nous sommes intéressés aux spécificités du routage dans les réseaux MPLS (MultiProtocol Label Switching). Pour limiter la taille des tables de commutation, il est nécessaire de limiter le nombre de routes. Cette contrainte forte sur le support des flux change considérablement la complexité des problèmes de routage. Notre contribution porte principalement sur la modélisation des problèmes de flots k-séparables par des programmes linéaires en nombres entiers adaptés à une résolution exacte. D'autre part nous nous sommes intéressés à la contrainte de délai de bout-en-bout. Nos modèles de flots k-séparables offrent des possibilités intéressantes pour gérer cette contrainte

Les récentes avancées des applications de télécommunication radio-fréquences (RF), l'augmentation des fréquences d'opération des microprocesseurs et les possibilités de stockage de données rapides ont pour conséquence une expansion exponentielle du volume de données échangées. Ce développement a été permis et a engendré une demande croissante de systèmes de télécommunication de plus en plus performants, que ce soit en terme de débit, de flexibilité des réseaux, et bien évidement de coût des systèmes.<br /><br />Tous les systèmes de communication modernes requièrent un signal périodique stable pour fournir une base de temps nécessaire à la synchronisation, à l'alignement des horloges d'échantillonnage, à la récupération d'horloge ou encore à la synthèse de fréquence. Le verrouillage de phase est une des principales techniques pour répondre à ces besoins.<br /><br />L'enjeu de ce travail de thèse est de concevoir, réaliser et caractériser une boucle à verrouillage de phase capable de s'intégrer dans un système de télécommunication développé en partenariat entre la société STMicroelectronics et l'Institut Matériaux Microélectronique Nanosciences de Provence (IM2NP). Ce système faible coût, faible consommation, réalisé en technologie CMOS est destiné à des applications de type réseaux personnels sans fils. Des contraintes fortes en terme de surface silicium, consommation, réactivité de la boucle et de précision fréquentielle sont les éléments directeurs de la conception de cette PLL. La boucle réalisée devra être capable de fonctionner en synthétiseur de fréquence et en modulateur FSK. Une attention particulière sera portée à l'oscillateur contrôlé en tension, véritable coeur de la PLL proposée.

La taille, la complexité et les performances des circuits électroniques de télécommunication sont de plus en plus contraignantes tandis que le temps et le coût de commercialisation doivent être réduits au maximum. Voulant répondre au vide existant sur le marché de la CAO dans ce domaine, ce travail est consacré à la simulation mixte de systèmes de communication complets parcourus par des signaux numériques, des signaux analogiques basse-fréquence, des signaux quasi-périodiques et des signaux RF à modulation digitale complexe. Le premier chapitre du manuscrit présente les différents types de circuits et de signaux que l'on veut simuler. La deuxième partie décrit d'abord les principales méthodes de simulation RF existantes. On développe ensuite les innovations apportées à la méthode de l'Equilibrage Harmonique, basée sur une utilisation efficace du spectre, et enfin celles apportées à l'algorithme de l'Enveloppe. Le troisième chapitre propose une nouvelle méthodologie pour simuler des circuits complets RF/Analogiques/Numériques dans le cadre de l'algorithme de l'Enveloppe : couplage avec un simulateur numérique, prise en compte de modèles comportementaux et partition analogique/RF des circuits. Enfin, la dernière partie illustre les potentialités de cette nouvelle technique d'analyse sur quelques circuits typiques. Pour la première fois, des systèmes complexes mixtes, décrits aux niveaux logique, transistor et comportemental, peuvent être simulés dans un seul flot et dans des temps raisonnables.

Les impressionnantes avancées techniques et technologiques dans les deux domaines des semiconducteurs et de l'ingénieurie logicielle ont permis aux Système sur puces (System-on-Chip "SoC") d'intégrer des applications complexes et interdépendantes. Ces progrès vont de pair avec la complexité accrue des systèmes et de leur hétérogénéité. Ainsi, les concepteurs ont été forcé à réévaluer leurs méthodes de conception et d'élever le niveau d'abstraction au niveau système en ciblant la conception de l'ensemble du SoC plutôt que des composants individuels. L'objectif de ce travail de thèse est de fournir aux concepteurs systèmes les moyens nécessaires (au niveau méthodologique et au niveau outils) pour estimer les performances du système et évaluer rapidement les décisions de conception, idéalement trés tôt dans le flot de conception. Notre contribution portera sur deux aspects principaux: (1) L'aspect conceptuel: où nous avons défini (en utilisant les concepts de métamodélisation UML) des concepts de modélisation permettant d'étudier l'effet de la gestion et du partage des ressources sur les performances globales du système (les "noeuds virtuels") . En outre, nous avons introduit le concept de "Patron de communication" pour la modélisation de l'interaction entre les éléments d'architecture afin d'assurer l'orthogonalisation des concepts de l'exécution et de la communication. (2)L'aspect simulation: Un simulateur en SystemC a été développé pour simuler les modèles UML proposés. La simulation est faite à haut niveau d'abstraction et elle est plus rapide que l'exécution en temps réel. L'approche proposée a été appliquée pour la modélisation de la couche physique du protocole de télécommunications mobile de 4ème génération (LTE, Long Term Evolution) sur un DSP muli-core produit par Freescale. Les résultats ont été validés en les comparant avec l'implémentation réelle. Thèmes clés: Modélisation et conception au niveau système, UML pour les systèmes embarqués, la gestion et le partage des ressources, la modélisation de la communication, l'estimation des performances, les systèmes de télécommunication

Les systèmes modernes de télécommunication touchent un public de plus en plus large, ce qui induit inexorablement une utilisation intensive de la gamme hyperfréquence. Pour éviter la saturation des services disponibles, les spécifications concernant les systèmes sont de plus en plus exigeantes. Ces contraintes drastiques sont reportées sur les différents éléments et en particulier sur les filtres. C'est dans ce contexte que nous présentons une nouvelle technologie de réalisation de filtres, l'objectif étant d'améliorer les performances électriques des filtres sans renoncer à la facilité de réalisation des circuits. Ainsi, dans le premier chapitre, nous introduisons les deux techniques historiques de fabrication de filtres, les technologies planaire et volumique. Puis une association de ces deux technologies appelée Substrate Integrated Waveguide (SIW) est présentée. Elle consiste à créer des cavités enterrées à l'intérieur d'un substrat planaire. Dans le deuxième chapitre, nous proposons des améliorations concernant cette technique SIW, celles-ci concernent non seulement les topologies des résonateurs mais aussi les possibilités de couplages entre les résonateurs. Enfin, dans le troisième chapitre, nous présentons une nouvelle topologie de filtre basée sur une recombinaison entre éléments planaires et cavités intégrées. La synthèse de ce résonateur est aussi décrite dans cette partie. Les avantages de cette nouvelle topologie sont une conception aisée ainsi que des bonnes performances électriques.