Multicore systems excel at providing concurrent execution of applications, giving true parallelism where all cores can execute sequences of machine instructions at the same time. However, multicore systems come with their own sets of problems, most notably when cores in a system (or core tiles) share hardware components such as memory modules or Input/Output (IO) peripherals. This increased level of complexity makes it especially difficult to design and verify safety- critical systems that require real- time operation, such as flight controllers in airplanes and airbag controllers in the automotive industry. Verifying that that systems are predictable is therefore essential, requiring methods for measuring and finding out the Worst- Case Execution Times (WCETs) and Best- Case Execution Times (BCETs). Additionally, the designer must ensure isolation between running applications (indicating that the platform is composable). This thesis work consists of designing a predictable Multiprocessor System On- Chip (MPSoC) using Qsys and Quartus II, as well as providing methods and test benches that can support all claims made about the platform’s reported behavior. A shared- memory loosely coupled multicore design was implemented, which can be horizontally scaled from 2 to 8 core tiles. A high- level Hardware Abstraction Layer (HAL) is written for the platform to simplify its use. Using Nios II/e processors as the logical cores in the platform’s core tiles gives predictable (mostly static) latencies when the platform is tested, showing no erratic or unexplained timing variations. However, due to the Round Robin (RR) nature of the arbitration logic in the Avalon Switch Fabric (ASF), composability was not fully achieved in the platform. Groundwork for implementing Time- Division Multiplexing (TDM) arbitration logic is proposed and will ideally be fully implemented in future work. / Mångkärniga processorsystem utmärker sig när det kommer till samkörning mellan applikationer. De ger en sann parallellism, där alla kärnor kan köra processorinstruktioner samtidigt. Mångkärniga system kommer med sina egna problem, framför allt när kärnorna ska dela komponenter så som minnesmoduler och Input/Output tillbehör. Den ökade komplexiteten gör att det är extra svårt att designa och verifiera säkerhetskritiska system som kräver körning i realtid, så som flygkontrollers på flygplan och styrenheter för krockkudden i bilar. Verifiering av att systemen är förutsägbara är essentiellt, detta behöver metoder för att mäta och hitta den värsta möjliga exekveringstiden (WCET) och den bästa möjliga exekveringstiden (BCET). Utöver detta måste designern säkerställa att processerna som körs på kärnorna är isolerade ifrån varandra (komponerbara). Detta arbetet består av att designa ett förutsägbart mångkärnigt system på chip (MPSoC) med Qsys och Quartus II, samt att ge metoder och testbänkar som kan bevisa systemets hävdade beteende. Ett löst kopplat mångkärnigt system med delat minne implementerades, där systemets kärnor kan ökas horisontellt från 2 till 8 stycken. Ett Hardware Abstraction Layer (HAL) skapades för systemet för att simplifiera användningen. Användningen av Nios II/e som processorkärna gav förutsägbara exekveringstider när systemet testades och visade inga oförklarliga tids variationer. Däremot, på grund av att Avalon Switch Fabric (ASF) tilldelar access med Round Robin (RR), är systemet inte komponerbart. Basen för att implementera Time- Division Multiplexing (TDM) istället är föreslaget och kommer idealt implementeras som fortsatt arbete.

Safety-critical applications employed in automotive, avionics and aerospace domains are placed under strict demands for performance, power efficiency and fault tolerance. Development of system hardware and software satisfying all criteria is challenging and time-consuming. System co-design based on specifications and desired high-performance requirements, is one solution to this problem, however, it remains a largely unexplored territory. Currently at KTH Royal Institute of Technology, a co-design framework in relation to theoretical system design models is being researched with the objective to move the embedded system design to a higher abstraction level. Presently, it focuses on correct-by-construction design of low power and reliable safety-critical systems. This thesis intends to assess the accuracy of this framework in comparison to conventional design approaches. The accuracy is evaluated empirically in terms of extra functional requirements - average total power consumption and Mean Time Between Failure (MTBF). A simple payload Central Direct Memory Access (CDMA) application is integrated with Xilinx Soft Error Mitigation (SEM) IP Core and source of system failure is a Single Event Upset (SEU) which occurs due to ionizing radiations. Measurements obtained from this reference system are compared to results determined theoretically from model related equations for the same system. Comparison of measured MTBF values with theoretical estimations shows that measured ones are higher by an average huge difference of 324.63%. Similarly for power consumption, measurements were found to be higher than estimated ones by 0.4465 Watts. In conclusion, it can be said that theoretical model design framework is not accurate and models must somehow take into account implementation dependent factors. Nevertheless, this case study provided a good insight and pathways for enhancements and optimizations to turn this reference into a dependable platform. Finally, future work required for desirable experiment system improvements are identified. / Säkerhetskritiska applikationer som används inom fordons-, flyg- och flygindustrin ställs strikta krav på prestanda, energieffektivitet och feltolerans. Utveckling av systemhårdvara och mjukvara som uppfyller alla kriterier är utmanande och tidskrävande. Systemdesign baserad på specifikationer och önskade högpresterande krav är en lösning på detta problem, men det är fortfarande ett i stort sett outforskat område. För närvarande vid KTH Royal Institute of Technology undersöks ett ramverk för samdesign i relation till teoretiska systemdesignmodeller undersöks med målet att flytta den inbyggda systemdesignen till en högre abstraktionsnivå. Nuvarande, den fokuserar på korrekt konstruktion av låg effekt och pålitliga säkerhetskritiska system. Denna avhandling avser att bedöma riktigheten i detta ramverk i jämförelse med konventionella designmetoder. Noggrannheten utvärderas empiriskt när det gäller extra funktionskrav - genomsnittlig total strömförbrukning och medeltid mellan misslyckande (MTBF). En enkel nyttolast central direktminnesåtkomst (CDMA) applikation är integrerad med Xilinx begränsning av en händelse (SEM) IP kärnan och källan till systemfel är en singelhändelse upprörd (SEU) som uppstår på grund av joniserande strålning. Mätningar erhållna från detta referenssystem jämförs med resultat som bestämts teoretiskt från modellrelaterade ekvationer för samma system. Jämförelse av uppmätta MTBF -värden med teoretiska uppskattningar visar att uppmätta värden är högre med en genomsnittlig enorm skillnad på 324,63%. På samma sätt för strömförbrukning befanns mätningarna vara högre än beräknade med 0,4465 Watt. Sammanfattningsvis kan man säga att det teoretiska ramverket för modelldesign inte är korrekt och att modellerna på något sätt måste ta hänsyn till implementeringsberoende faktorer. Ändå gav denna fallstudie en bra insikt och vägar för förbättringar och optimeringar för att göra denna referens till en pålitlig plattform. Slutligen identifieras framtida arbete som krävs för önskvärda experimentsystemförbättringar.