1 |
Etude d'architectures VLSI numériques parallèles et asynchrones pour la mise en oeuvre de nouveaux algorithmes d'analyse et rendu d'imagesRobin, Frédéric 27 October 1997 (has links) (PDF)
Le contexte des applications de communication visuelle évolue vers l'introduction de fonctionnalités qui dépassent la simple compression d'images: accès universel, interactivité basée-contenu, intégration de contenus hybrides synthétiques-naturels. Une brève introduction au codage avancé d'images permet d'entrevoir l'évolution de la puissance de calcul et de la généricité requises pour l'implémentation de ces systèmes de "deuxième génération". Une synthèse sur l'évolution des circuits VLSI dédiés à l'analyse, la compression et le rendu d'images permet une réflexion sur les limitations architecturales des "processeurs multimédia". Cette thèse propose de combiner le parallélisme massif et l'asynchronisme à grain fin pour apporter de nouvelles perspectives de conception conjointe d'algorithmes et d'architectures VLSI numériques. Une introduction aux différentes notions d'asynchronisme, aux niveaux langage, algorithme, architecture, circuit VLSI, permet de mieux cerner leur sens et les potentiels qu'elles offrent. L'application d'un asynchronisme fonctionnel au filtrage morphologique d'images a abouti à la réalisation d'un réseau VLSI cellulaire asynchrone spécifique comprenant 800.000 transistors en technologie CMOS 0.5µ. La combinaison du parallélisme et de l'asynchronisme est finalement généralisée à travers la définition d'une architecture de coprocesseur programmable pour l'analyse-rendu d'images. L'évaluation de plusieurs primitives algorithmiques originales, basées sur un contrôle mixte SPMD-cellulaire-associatif-flot de données, illustre l'utilisation conjointe de l'asynchronisme à différents niveaux. Ce travail démontre que le relâchement des contraintes de synchronisation et de séquencement, de la spécification à la réalisation matérielle, favorise l'exploitation du parallélisme inhérent aux algorithmes et des potentiels des technologies VLSI.
|
2 |
On An Architecture For A Parallel Finite Field Multiplier With Low Complexity Based On Composite FieldsKindap, Nihal 01 September 2004 (has links) (PDF)
In this thesis, a bit parallel architecture for a parallel finite field multiplier
with low complexity in composite fields GF((2n)m) with k = n · / m (k 32) is
investigated. The architecture has lower complexity when the Karatsuba-Ofman
algorithm is applied for certain k. Using particular primitive polynomials for
composite fields improves the complexities. We demonstrated for the values
m = 2, 4, 8 in details.
This thesis is based on the paper &ldquo / A New Architecture for a Parallel Finite
Field Multiplier with Low Complexity Based on Composite Fields &rdquo / by Christof
Paar. The whole purpose of this thesis is to understand and present a detailed
description of the results of the paper of Paar.
|
Page generated in 0.0606 seconds