As arquiteturas Dataflow apresentam características baseadas em um modelo cujo controle de execução e feito pela disponibilidade dos dados, possibilitando a exploração de paralelismo implícito em um programa. Para contextualizar o trabalho, são apresentadas as principais implementações em fluxo de dados. Este trabalho estuda a distribuição da ocorrência de instruções em Grafos de Dependência de Dados da arquitetura Wolf desenvolvida no IFSC. O estudo realizado concluiu que existe urna grande concentração na utilização das instruções por parte dessa arquitetura: das cento e uma instruções da maquina, cinco apresentam, em media, de trinta por cento a cinqüenta por cento do total. Essa popularidade de instruções ocorre em todas as formas de analise e para todos os benckmarks investigados. Os resultados desse trabalho fornecem uma base para a implementação mais eficiente dessas arquiteturas, e indicam que qualquer mecanismo que explore essa popularidade, produzirá ganho / The Dataflow architecture presents characteristics based on a model in which execution control is done by the data availability, making the exploitation of the implicit parallelism possible in a program. The main implementation in data flux is showed, having in view to put it inside the work\'s context. This work studies the distribution of the occurrence of the instructions in Graphs of Data Dependence of the Wolf architecture developed at IFSC. The present study concluded that there is a large concentration on the utilizations of the instructions in this architecture: from the one hundred and one instructions of the machine, five present, in average, from thirty to fifty per cent of the total. This popularity of instructions occurs in all forms of analysis and for all investigated benckmarks. The results of this work furnish a base for a more efficient implementation of these architectures and they indicate that any mechanism, which explores this popularity, will produce gains

As arquiteturas Dataflow apresentam características baseadas em um modelo cujo controle de execução e feito pela disponibilidade dos dados, possibilitando a exploração de paralelismo implícito em um programa. Para contextualizar o trabalho, são apresentadas as principais implementações em fluxo de dados. Este trabalho estuda a distribuição da ocorrência de instruções em Grafos de Dependência de Dados da arquitetura Wolf desenvolvida no IFSC. O estudo realizado concluiu que existe urna grande concentração na utilização das instruções por parte dessa arquitetura: das cento e uma instruções da maquina, cinco apresentam, em media, de trinta por cento a cinqüenta por cento do total. Essa popularidade de instruções ocorre em todas as formas de analise e para todos os benckmarks investigados. Os resultados desse trabalho fornecem uma base para a implementação mais eficiente dessas arquiteturas, e indicam que qualquer mecanismo que explore essa popularidade, produzirá ganho / The Dataflow architecture presents characteristics based on a model in which execution control is done by the data availability, making the exploitation of the implicit parallelism possible in a program. The main implementation in data flux is showed, having in view to put it inside the work\'s context. This work studies the distribution of the occurrence of the instructions in Graphs of Data Dependence of the Wolf architecture developed at IFSC. The present study concluded that there is a large concentration on the utilizations of the instructions in this architecture: from the one hundred and one instructions of the machine, five present, in average, from thirty to fifty per cent of the total. This popularity of instructions occurs in all forms of analysis and for all investigated benckmarks. The results of this work furnish a base for a more efficient implementation of these architectures and they indicate that any mechanism, which explores this popularity, will produce gains

Made available in DSpace on 2018-08-02T00:03:45Z (GMT). No. of bitstreams: 1 tese_10345_Ata de Defesa.pdf: 660716 bytes, checksum: 7f028a9ee9f79ddd7dcaa7464df852d8 (MD5) Previous issue date: 2016-09-26 / ...

Tese de mestrado integrado. Engenharia Electrotécnica e de Comunicações. Telecomunicações. Universidade do Porto. Faculdade de Engenharia. 2011

O avanço tecnológico no projeto de microprocessadores, nos recentes anos, tem seguido duas tendências principais. A primeira tenta aumentar a freqüência do relógio dos mesmos usando componentes digitais e técnicas VLSI mais eficientes. A segunda tenta explorar paralelismo no nível de instrução através da reorganização dos seus componentes internos. Dentro desta segunda abordagem estão as arquiteturas multi-tarefas simultâneas, que são capazes de extrair o paralelismo existente entre e dentro de diferentes tarefas das aplicações, executando instruções de vários fluxos simultaneamente e maximizando assim a utilização do hardware. Apesar do alto custo da implementação em hardware, acredita-se no potencial destas arquiteturas para o futuro próximo, pois é previsto que em breve haverá a disponibilidade de bilhões de transistores para o desenvolvimento de circuitos integrados. Assim, a questão principal a ser encarada talvez seja: como prover instruções paralelas para uma arquitetura deste tipo? Sabe-se que a maioria das aplicações é seqüencial pois os problemas nem sempre possuem uma solução paralela e quando a solução existe os programadores nem sempre têm habilidade para ver a solução paralela. Pensando nestas questões a arquitetura SEMPRE foi projetada. Esta arquitetura executa múltiplos processos, ao invés de múltiplas tarefas, aproveitando assim o paralelismo existente entre diferentes aplicações. Este paralelismo é mais expressivo do que aquele que existe entre tarefas dentro de uma mesma aplicação devido a não existência de sincronismo ou comunicação entre elas. Portanto, a arquitetura SEMPRE aproveita a grande quantidade de processos existentes nas estações de trabalho compartilhadas e servidores de rede. Além disso, esta arquitetura provê suporte de hardware para o escalonamento de processos e instruções especiais para o sistema operacional gerenciar processos com mínimo esforço. Assim, os tempos perdidos com o escalonamento de processos e as trocas de contextos são insignificantes nesta arquitetura, provendo ainda maior desempenho durante a execução das aplicações. Outra característica inovadora desta arquitetura é a existência de um mecanismo de prébusca de processos que, trabalhando em cooperação com o escalonamento de processos, permite reduzir faltas na cache de instruções. Também, devido a essa rápida troca de contexto, a arquitetura permite a definição de uma fatia de tempo (fatia de tempo) menor do que aquela praticada pelo sistema operacional, provendo maior dinâmica na execução das aplicações. A arquitetura SEMPRE foi analisada e avaliada usando modelagem analítica e simulação dirigida por execução de programas do SPEC95. A modelagem mostrou que o escalonamento por hardware reduz os efeitos colaterais causados pela presença de processos na cache de instruções e a simulação comprovou que as diferentes características desta arquitetura podem, juntas, prover ganho de desempenho razoável sobre outras arquiteturas multi-tarefas simultâneas equivalentes, com um pequeno acréscimo de hardware, melhor aproveitando as fatias de tempo atribuídas aos processos.

O avanço tecnológico no projeto de microprocessadores, nos recentes anos, tem seguido duas tendências principais. A primeira tenta aumentar a freqüência do relógio dos mesmos usando componentes digitais e técnicas VLSI mais eficientes. A segunda tenta explorar paralelismo no nível de instrução através da reorganização dos seus componentes internos. Dentro desta segunda abordagem estão as arquiteturas multi-tarefas simultâneas, que são capazes de extrair o paralelismo existente entre e dentro de diferentes tarefas das aplicações, executando instruções de vários fluxos simultaneamente e maximizando assim a utilização do hardware. Apesar do alto custo da implementação em hardware, acredita-se no potencial destas arquiteturas para o futuro próximo, pois é previsto que em breve haverá a disponibilidade de bilhões de transistores para o desenvolvimento de circuitos integrados. Assim, a questão principal a ser encarada talvez seja: como prover instruções paralelas para uma arquitetura deste tipo? Sabe-se que a maioria das aplicações é seqüencial pois os problemas nem sempre possuem uma solução paralela e quando a solução existe os programadores nem sempre têm habilidade para ver a solução paralela. Pensando nestas questões a arquitetura SEMPRE foi projetada. Esta arquitetura executa múltiplos processos, ao invés de múltiplas tarefas, aproveitando assim o paralelismo existente entre diferentes aplicações. Este paralelismo é mais expressivo do que aquele que existe entre tarefas dentro de uma mesma aplicação devido a não existência de sincronismo ou comunicação entre elas. Portanto, a arquitetura SEMPRE aproveita a grande quantidade de processos existentes nas estações de trabalho compartilhadas e servidores de rede. Além disso, esta arquitetura provê suporte de hardware para o escalonamento de processos e instruções especiais para o sistema operacional gerenciar processos com mínimo esforço. Assim, os tempos perdidos com o escalonamento de processos e as trocas de contextos são insignificantes nesta arquitetura, provendo ainda maior desempenho durante a execução das aplicações. Outra característica inovadora desta arquitetura é a existência de um mecanismo de prébusca de processos que, trabalhando em cooperação com o escalonamento de processos, permite reduzir faltas na cache de instruções. Também, devido a essa rápida troca de contexto, a arquitetura permite a definição de uma fatia de tempo (fatia de tempo) menor do que aquela praticada pelo sistema operacional, provendo maior dinâmica na execução das aplicações. A arquitetura SEMPRE foi analisada e avaliada usando modelagem analítica e simulação dirigida por execução de programas do SPEC95. A modelagem mostrou que o escalonamento por hardware reduz os efeitos colaterais causados pela presença de processos na cache de instruções e a simulação comprovou que as diferentes características desta arquitetura podem, juntas, prover ganho de desempenho razoável sobre outras arquiteturas multi-tarefas simultâneas equivalentes, com um pequeno acréscimo de hardware, melhor aproveitando as fatias de tempo atribuídas aos processos.

O avanço tecnológico no projeto de microprocessadores, nos recentes anos, tem seguido duas tendências principais. A primeira tenta aumentar a freqüência do relógio dos mesmos usando componentes digitais e técnicas VLSI mais eficientes. A segunda tenta explorar paralelismo no nível de instrução através da reorganização dos seus componentes internos. Dentro desta segunda abordagem estão as arquiteturas multi-tarefas simultâneas, que são capazes de extrair o paralelismo existente entre e dentro de diferentes tarefas das aplicações, executando instruções de vários fluxos simultaneamente e maximizando assim a utilização do hardware. Apesar do alto custo da implementação em hardware, acredita-se no potencial destas arquiteturas para o futuro próximo, pois é previsto que em breve haverá a disponibilidade de bilhões de transistores para o desenvolvimento de circuitos integrados. Assim, a questão principal a ser encarada talvez seja: como prover instruções paralelas para uma arquitetura deste tipo? Sabe-se que a maioria das aplicações é seqüencial pois os problemas nem sempre possuem uma solução paralela e quando a solução existe os programadores nem sempre têm habilidade para ver a solução paralela. Pensando nestas questões a arquitetura SEMPRE foi projetada. Esta arquitetura executa múltiplos processos, ao invés de múltiplas tarefas, aproveitando assim o paralelismo existente entre diferentes aplicações. Este paralelismo é mais expressivo do que aquele que existe entre tarefas dentro de uma mesma aplicação devido a não existência de sincronismo ou comunicação entre elas. Portanto, a arquitetura SEMPRE aproveita a grande quantidade de processos existentes nas estações de trabalho compartilhadas e servidores de rede. Além disso, esta arquitetura provê suporte de hardware para o escalonamento de processos e instruções especiais para o sistema operacional gerenciar processos com mínimo esforço. Assim, os tempos perdidos com o escalonamento de processos e as trocas de contextos são insignificantes nesta arquitetura, provendo ainda maior desempenho durante a execução das aplicações. Outra característica inovadora desta arquitetura é a existência de um mecanismo de prébusca de processos que, trabalhando em cooperação com o escalonamento de processos, permite reduzir faltas na cache de instruções. Também, devido a essa rápida troca de contexto, a arquitetura permite a definição de uma fatia de tempo (fatia de tempo) menor do que aquela praticada pelo sistema operacional, provendo maior dinâmica na execução das aplicações. A arquitetura SEMPRE foi analisada e avaliada usando modelagem analítica e simulação dirigida por execução de programas do SPEC95. A modelagem mostrou que o escalonamento por hardware reduz os efeitos colaterais causados pela presença de processos na cache de instruções e a simulação comprovou que as diferentes características desta arquitetura podem, juntas, prover ganho de desempenho razoável sobre outras arquiteturas multi-tarefas simultâneas equivalentes, com um pequeno acréscimo de hardware, melhor aproveitando as fatias de tempo atribuídas aos processos.

O objetivo deste trabalho é a definição de um conjunto de roteiros para o ensino de arquitetura de computadores com enfoque em arquiteturas superescalares. O procedimento é baseado em simulação e verificação da influência dos parâmetros arquiteturais dos processadores, em termos funcionais e de desempenho. É dada ênfase a conceitos como memória cache, predição de desvio, execução fora de ordem, unidades funcionais e etc. Através do estudo e avaliação dos parâmetros que constituem estes conceitos, procurava-se através dos roteiros identificar as configurações com melhor desempenho. Para a implementação destes roteiros é dotado o conjunto de ferramentas de simulação SimpleScalar. Este conjunto, além de estar disponibilizado em código aberto na página oficial das ferramentas, traz como vantagem a possibilidade de alteração do código para fins de pesquisa. Este trabalho e os roteiros que o compõem têm como objetivos auxiliar professores e estimular os alunos através de simulações, como forma didática de testar conceitos vistos em sala de aula. Os roteiros são apresentados com os respectivos resultados de simulação e incrementados com comentários e sugestões de um conjunto de perguntas e respostas para que o trabalho possa ter continuidade necessária, partindo da sala de aula para a simulação, busca de respostas e culminando com um relatório final a ser avaliado.

Made available in DSpace on 2016-08-29T15:33:16Z (GMT). No. of bitstreams: 1 tese_4179_.pdf: 3260185 bytes, checksum: c668b7a6b34fe78cb27f0e0f041d0089 (MD5) Previous issue date: 2011-01-17 / A primeira geração de aplicações para web foi responsável pela popularização da rede e pelo surgimento dos primeiros grupos de internautas. Nesta época, o conteúdo web era pouco interativo e os sites eram limitados quanto aos aspectos de opções de configuração e interface do sistema. Os usuários eram meros espectadores das ações que aconteciam nas páginas que navegavam, já que não podiam alterar seu conteúdo. Qualquer funcionalidade adicional dependia do trabalho das equipes de programação. Com o advento da Web 2.0, o foco se tornou a construção coletiva do conhecimento. A essência é permitir que os usuários se tornem mais ativos, através não só da participação interativa na geração de conteúdo, como também da criação de comunidades virtuais. Desde então, os internautas vêm se interessando cada vez mais pela construção de ambientes que aproveitem a interatividade, a autoria e a recuperação semântica promovida pela web, além de vários aspectos tecnológicos. Do ponto de vista da informática na educação, notam-se iniciativas na produção de softwares educacionais e ambientes virtuais de apoio à aprendizagem, principalmente com suporte a ferramentas de autoria e interação, como chat, wiki, blog e fórum. As atividades pedagógicas apoiadas por recursos digitais têm evidenciado a carência de flexibilidade em ambientes cuja modelagem é centrada em ferramentas, comprometendo o suporte a diferentes atividades propostas. Este trabalho propõe uma abordagem para modelagem de ambientes colaborativos, por meio da concepção de Veículos de Comunicação. Com esses veículos, deverá ser possível, a indivíduos ou grupos, organizarem e descreverem espaços de trabalho na web pela definição de um conjunto de propriedades estruturais. A validação desta proposta faz-se por meio de um protótipo de um editor de Veículos de Comunicação, que disponibiliza um conjunto de facilidades para projetar veículos sem a necessidade de uso de linguagens de programação textuais.

O objetivo deste trabalho é a definição de um conjunto de roteiros para o ensino de arquitetura de computadores com enfoque em arquiteturas superescalares. O procedimento é baseado em simulação e verificação da influência dos parâmetros arquiteturais dos processadores, em termos funcionais e de desempenho. É dada ênfase a conceitos como memória cache, predição de desvio, execução fora de ordem, unidades funcionais e etc. Através do estudo e avaliação dos parâmetros que constituem estes conceitos, procurava-se através dos roteiros identificar as configurações com melhor desempenho. Para a implementação destes roteiros é dotado o conjunto de ferramentas de simulação SimpleScalar. Este conjunto, além de estar disponibilizado em código aberto na página oficial das ferramentas, traz como vantagem a possibilidade de alteração do código para fins de pesquisa. Este trabalho e os roteiros que o compõem têm como objetivos auxiliar professores e estimular os alunos através de simulações, como forma didática de testar conceitos vistos em sala de aula. Os roteiros são apresentados com os respectivos resultados de simulação e incrementados com comentários e sugestões de um conjunto de perguntas e respostas para que o trabalho possa ter continuidade necessária, partindo da sala de aula para a simulação, busca de respostas e culminando com um relatório final a ser avaliado.