O objetivo deste trabalho é a definição de um conjunto de roteiros para o ensino de arquitetura de computadores com enfoque em arquiteturas superescalares. O procedimento é baseado em simulação e verificação da influência dos parâmetros arquiteturais dos processadores, em termos funcionais e de desempenho. É dada ênfase a conceitos como memória cache, predição de desvio, execução fora de ordem, unidades funcionais e etc. Através do estudo e avaliação dos parâmetros que constituem estes conceitos, procurava-se através dos roteiros identificar as configurações com melhor desempenho. Para a implementação destes roteiros é dotado o conjunto de ferramentas de simulação SimpleScalar. Este conjunto, além de estar disponibilizado em código aberto na página oficial das ferramentas, traz como vantagem a possibilidade de alteração do código para fins de pesquisa. Este trabalho e os roteiros que o compõem têm como objetivos auxiliar professores e estimular os alunos através de simulações, como forma didática de testar conceitos vistos em sala de aula. Os roteiros são apresentados com os respectivos resultados de simulação e incrementados com comentários e sugestões de um conjunto de perguntas e respostas para que o trabalho possa ter continuidade necessária, partindo da sala de aula para a simulação, busca de respostas e culminando com um relatório final a ser avaliado.

Este trabalho aborda o emprego de arquiteturas paralelas para a geração realística de imagens gráficas de objetos tridimensionais, voltada para aplicações de modelagem de sólidos e animação, a tempo real. Inicialmente são apresentados os aspectos teóricos relevantes h geração de imagens de sólidos com realismo. Ap6s isso, alguns artigos sobre projetos de arquiteturas especiais para geração de imagens tridimensionais a tempo real são exemplificados e discutidos. Por fim, é apresentado o desenvolvimento do GIRTD, um projeto baseado no emprego de arquiteturas especiais para a geração de imagens de sólidos a tempo real. E dada uma ênfase especial ao projeto do DDA, responsável pelo calculo dos pixels para preenchimento rápido da imagem, com sombreamento continuo, remoção de partes ocultas e antialiasing. / This work discusses the use of parallel architecture for realistic 3-D graphic image rendering, for real-time modelling and animation systems. Initially it presents the theory related to realistic solid image generation. Then some architecture projects for real time 3-D image generation are presented and discussed. Finally the development of a real-time 3-D system for image generation, the GIRTD, is presented. A more intensive attention is given to the DDA project, which performs the pixel calculus for fast image filling with continous shading, hidden surface removal, and antialiasing.

As modernas aplicações em diversas áreas como multimídia e telecomunicações exigem arquiteturas que ofereçam altas taxas de processamento. Entretanto, os padrões e algoritmos mudam com incrível rapidez o que gera a necessidade de que esses sistemas digitais tenham também por característica uma grande flexibilidade. Dentro desse contexto, tem-se as arquiteturas reconfiguráveis em geral e, mais recentemente, os sistemas reconfiguráveis em um único chip como soluções adequadas que podem oferecer desempenho, sendo, ao mesmo tempo, adaptáveis a novos problemas e a classes mais amplas de algoritmos dentro de um dado escopo de aplicação. Este trabalho apresenta o estado-da-arte em relação a arquiteturas reconfiguráveis nos meios acadêmcio e industrial e descreve todas as etapas de desenvolvimento do processador de imagens reconfigurável DRIP (Dynamically Reconfigurable Image Processor), desde suas origens como um processador estático até sua última versão reconfigurável em tempo de execução. O DRIP possui um pipeline composto por 81 processadores elementares. Esses processadores constituem a chave do processo de reconfiguração e possuem a capacidade de computar um grande número de algoritmos de processamento de imagens, mais específicamente dentro do domínio da filtragem digital de imagens. Durante o projeto, foram desenvolvidos uma série de modelos em linguagem de descrição de hardware da arquitetura e também ferramentas de software para auxiliar nos processos de implementação de novos algorimos, geração automática de modelos VHDL e validação das implementações. O desenvolvimento de mecanismos com o objetivo de incluir a possibilidade de reconfiguração dinâmica, naturalmente, introduz overheads na arquitetura. Contudo, o processo de reconfiguração do DRIP-RTR é da ordem de milhões de vezes mais rápido do que na versão estaticamente reconfigurável implementada em FPGAs Altera. Finalizando este trabalho, é apresentado o projeto lógico e elétrico do processador elementar do DRIP, visando uma futura implementação do sistema diretamente como um circuito VLSI.

Made available in DSpace on 2016-08-29T15:33:15Z (GMT). No. of bitstreams: 1 tese_4177_.pdf: 2470512 bytes, checksum: 80d24473718896944a6c81552a86f9bb (MD5) Previous issue date: 2011-08-30 / As lacunas tecnológicas no apoio as atividades colaborativas possibilitam à criação de novas propostas para atender à demanda por suporte tecnológico nas atividades a distância. Este trabalho apresenta uma arquitetura de software, baseado da proposta do MOrFEu, que favorece à criação e a organização flexível de espaços virtuais colaborativos. Entre as principais características desta arquitetura destacam-se a flexibilidade do apoio a colaboração pelas formas diferenciadas de coordenar as interações e organizar as produções, individuais e coletivas, tendo como referência espaços de autoria reorganizáveis e flexíveis. Por fim, foi realizado um estudo de caso, utilizando um protótipo de software, na avaliação do suporte tecnológico no atendimento aos requisitos das atividades de comunicação, cooperação e principalmente de coordenação da Arquitetura Pedagógica Debate de Teses.

Este trabalho aborda o emprego de arquiteturas paralelas para a geração realística de imagens gráficas de objetos tridimensionais, voltada para aplicações de modelagem de sólidos e animação, a tempo real. Inicialmente são apresentados os aspectos teóricos relevantes h geração de imagens de sólidos com realismo. Ap6s isso, alguns artigos sobre projetos de arquiteturas especiais para geração de imagens tridimensionais a tempo real são exemplificados e discutidos. Por fim, é apresentado o desenvolvimento do GIRTD, um projeto baseado no emprego de arquiteturas especiais para a geração de imagens de sólidos a tempo real. E dada uma ênfase especial ao projeto do DDA, responsável pelo calculo dos pixels para preenchimento rápido da imagem, com sombreamento continuo, remoção de partes ocultas e antialiasing. / This work discusses the use of parallel architecture for realistic 3-D graphic image rendering, for real-time modelling and animation systems. Initially it presents the theory related to realistic solid image generation. Then some architecture projects for real time 3-D image generation are presented and discussed. Finally the development of a real-time 3-D system for image generation, the GIRTD, is presented. A more intensive attention is given to the DDA project, which performs the pixel calculus for fast image filling with continous shading, hidden surface removal, and antialiasing.

Este trabalho aborda o emprego de arquiteturas paralelas para a geração realística de imagens gráficas de objetos tridimensionais, voltada para aplicações de modelagem de sólidos e animação, a tempo real. Inicialmente são apresentados os aspectos teóricos relevantes h geração de imagens de sólidos com realismo. Ap6s isso, alguns artigos sobre projetos de arquiteturas especiais para geração de imagens tridimensionais a tempo real são exemplificados e discutidos. Por fim, é apresentado o desenvolvimento do GIRTD, um projeto baseado no emprego de arquiteturas especiais para a geração de imagens de sólidos a tempo real. E dada uma ênfase especial ao projeto do DDA, responsável pelo calculo dos pixels para preenchimento rápido da imagem, com sombreamento continuo, remoção de partes ocultas e antialiasing. / This work discusses the use of parallel architecture for realistic 3-D graphic image rendering, for real-time modelling and animation systems. Initially it presents the theory related to realistic solid image generation. Then some architecture projects for real time 3-D image generation are presented and discussed. Finally the development of a real-time 3-D system for image generation, the GIRTD, is presented. A more intensive attention is given to the DDA project, which performs the pixel calculus for fast image filling with continous shading, hidden surface removal, and antialiasing.

As modernas aplicações em diversas áreas como multimídia e telecomunicações exigem arquiteturas que ofereçam altas taxas de processamento. Entretanto, os padrões e algoritmos mudam com incrível rapidez o que gera a necessidade de que esses sistemas digitais tenham também por característica uma grande flexibilidade. Dentro desse contexto, tem-se as arquiteturas reconfiguráveis em geral e, mais recentemente, os sistemas reconfiguráveis em um único chip como soluções adequadas que podem oferecer desempenho, sendo, ao mesmo tempo, adaptáveis a novos problemas e a classes mais amplas de algoritmos dentro de um dado escopo de aplicação. Este trabalho apresenta o estado-da-arte em relação a arquiteturas reconfiguráveis nos meios acadêmcio e industrial e descreve todas as etapas de desenvolvimento do processador de imagens reconfigurável DRIP (Dynamically Reconfigurable Image Processor), desde suas origens como um processador estático até sua última versão reconfigurável em tempo de execução. O DRIP possui um pipeline composto por 81 processadores elementares. Esses processadores constituem a chave do processo de reconfiguração e possuem a capacidade de computar um grande número de algoritmos de processamento de imagens, mais específicamente dentro do domínio da filtragem digital de imagens. Durante o projeto, foram desenvolvidos uma série de modelos em linguagem de descrição de hardware da arquitetura e também ferramentas de software para auxiliar nos processos de implementação de novos algorimos, geração automática de modelos VHDL e validação das implementações. O desenvolvimento de mecanismos com o objetivo de incluir a possibilidade de reconfiguração dinâmica, naturalmente, introduz overheads na arquitetura. Contudo, o processo de reconfiguração do DRIP-RTR é da ordem de milhões de vezes mais rápido do que na versão estaticamente reconfigurável implementada em FPGAs Altera. Finalizando este trabalho, é apresentado o projeto lógico e elétrico do processador elementar do DRIP, visando uma futura implementação do sistema diretamente como um circuito VLSI.

As modernas aplicações em diversas áreas como multimídia e telecomunicações exigem arquiteturas que ofereçam altas taxas de processamento. Entretanto, os padrões e algoritmos mudam com incrível rapidez o que gera a necessidade de que esses sistemas digitais tenham também por característica uma grande flexibilidade. Dentro desse contexto, tem-se as arquiteturas reconfiguráveis em geral e, mais recentemente, os sistemas reconfiguráveis em um único chip como soluções adequadas que podem oferecer desempenho, sendo, ao mesmo tempo, adaptáveis a novos problemas e a classes mais amplas de algoritmos dentro de um dado escopo de aplicação. Este trabalho apresenta o estado-da-arte em relação a arquiteturas reconfiguráveis nos meios acadêmcio e industrial e descreve todas as etapas de desenvolvimento do processador de imagens reconfigurável DRIP (Dynamically Reconfigurable Image Processor), desde suas origens como um processador estático até sua última versão reconfigurável em tempo de execução. O DRIP possui um pipeline composto por 81 processadores elementares. Esses processadores constituem a chave do processo de reconfiguração e possuem a capacidade de computar um grande número de algoritmos de processamento de imagens, mais específicamente dentro do domínio da filtragem digital de imagens. Durante o projeto, foram desenvolvidos uma série de modelos em linguagem de descrição de hardware da arquitetura e também ferramentas de software para auxiliar nos processos de implementação de novos algorimos, geração automática de modelos VHDL e validação das implementações. O desenvolvimento de mecanismos com o objetivo de incluir a possibilidade de reconfiguração dinâmica, naturalmente, introduz overheads na arquitetura. Contudo, o processo de reconfiguração do DRIP-RTR é da ordem de milhões de vezes mais rápido do que na versão estaticamente reconfigurável implementada em FPGAs Altera. Finalizando este trabalho, é apresentado o projeto lógico e elétrico do processador elementar do DRIP, visando uma futura implementação do sistema diretamente como um circuito VLSI.

Made available in DSpace on 2018-08-02T00:03:44Z (GMT). No. of bitstreams: 1 tese_10307_Ata de Defesa.pdf: 632843 bytes, checksum: b3b3648063b5939126ee0a7736e8e338 (MD5) Previous issue date: 2016-09-23 / As arquiteturas pedagógicas são estruturas especialmente elaboradas para suportar a aprendizagem. A concepção de uma arquitetura pedagógica (AP) acontece com a definição de objetivos de aprendizagem (o que aprender), atividades (o que fazer), método (como fazer) e recursos digitais (com o que fazer). Este trabalho apresenta a construção de uma plataforma, denominada CAPCOM, que permite criar arquiteturas pedagógicas que envolvam o uso de operações cognitivas, de forma individual ou colaborativa, sobre dados multimídia. A proposta inicial é que esses dados multimídia tenham sido criados em atividades de campo. O trabalho apresenta seis arquiteturas pedagógicas, com os respectivos recursos digitais, criadas para validar a plataforma CAPCOM. Além disso, são apresentados resultados da validação da plataforma CAPCOM com a criação e uso de novas APs, envolvendo 2 professores e 5 alunos do IFES. No desenvolvimento da plataforma são adotados conceitos propostos no projeto MOrFEU (Multi-Organizador Flexível de Espaços Virtuais), acerca de desenvolvimento de software, arquiteturas pedagógicas, configuração flexível de recursos digitais e ambientes flexíveis para aprendizagem

Made available in DSpace on 2018-08-02T00:03:55Z (GMT). No. of bitstreams: 1 tese_9354_UM AMBIENTE COMPUTACIONAL PARA ARQUITETURA PEDAGÓGICA DEBATE DE TESES_versaoFinal.pdf: 3347296 bytes, checksum: 4b6a19f7cdde22c28145fc70c241c946 (MD5) Previous issue date: 2015-11-30 / Embora o uso da arquitetura pedagógica Debate de Teses seja desejável, seu uso não é algo trivial para o professor que coordena o debate. Nossa pesquisa busca encontrar contribuições para essa coordenação alcançando na tarefa de emparelhamento de revisores e reaproveitamento das teses seu foco de atuação, propondo uma solução que objetiva potencializar seu uso, de forma a contribuir com essa ferramenta. As teses são instrumentos importantes no debate, pois além de propor seu tema, buscam colocar os participantes em situações que promovam o choque de ideias e consequentemente a construção do conhecimento, sendo interessante que se crie um banco de teses para consulta e reutilização. Para que essa troca ocorra é necessário que se determine os pares que atuaram no choque de argumentações, trabalho do coordenador que pode ser intermediado por um sistema menos dependente de suas ações.