Orientador: Jose Antenor Pomilio / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-13T08:24:07Z (GMT). No. of bitstreams: 1 Ortenzi_Gustavo_M.pdf: 4885292 bytes, checksum: 8a23d8845eaad19c72fe6f84e13af963 (MD5) Previous issue date: 2009 / Resumo: Descreve-se neste trabalho o desenvolvimento de uma fonte de alimentação chaveada para utilização em eletrodomésticos, capaz de entregar três saídas com níveis de tensão e potência diferentes, com uma mínima troca de componentes entre as três versões. Na primeira parte do trabalho é apresentada a aplicação da fonte e suas necessidades, seguido das especificações e da escolha da topologia e do modo de operação. Dando continuidade no desenvolvimento do projeto da fonte, apresenta-se a metodologia de cálculo adotada para o dimensionamento dos componentes a serem utilizados. Uma vez com os componentes dimensionados, apresenta-se a seleção dos componentes visando a estratégia de escalabilidade. Finalizando o dimensionamento dos componentes, apresenta-se o esquemático da fonte de alimentação e os componentes que são modificados de acordo com a versão em questão. A seguir, apresentam-se os resultados obtidos dos testes de regulação cruzada das saídas, as principais formas de onda de corrente e tensão do conversor, o rendimento das três versões considerando diferentes tensões de entrada de rede e a resposta a transiente. Fechando os resultados práticos, apresentam-se os ensaios de desenvolvimento de EMC/EMI, mostrando os resultados iniciais, as modificações implementadas e as soluções adotadas. No último capítulo apresenta-se as conclusões e as perspectivas de continuidade de desenvolvimento deste trabalho. / Abstract: This work describes the development of a switch mode power supply to be used at home appliances, capable to deliver three outputs with voltage and power different levels, changing a minimum number of components between them. At the first part of the work is presented the application of the power supply and its needs, followed by the specifications and choose of the topology and the operation mode. Continuing the design of the power supply's project, it is presented the methodology adopted to calculate and select the components to be used. With the components selected, it is presented the components selection criteria looking the scalability strategy. Ending the component's calculation and selection, the power supply schematic and the components that change according to the used version are shown. After the design, experimental results of the output cross regulation, main waveforms of voltage and current, efficiency and transient response of the three versions considering different AC Mains voltages are shown. Closing the experimental results, the EMI/EMC tests are presented, presenting the preliminary results, followed by the adopted modifications and solutions. The last chapter presents the conclusions and the perspectives of new developments of this work. / Mestrado / Energia Eletrica / Mestre em Engenharia Elétrica

Orientador: Furio Damiani / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-15T03:48:46Z (GMT). No. of bitstreams: 1 Bernardo_Rodrigo_M.pdf: 3176872 bytes, checksum: a6a7b540ec1bfd0dbe839744ef1adf5e (MD5) Previous issue date: 2009 / Resumo: Este trabalho apresenta o desenvolvimento e a prototipagem de um nó de acesso utilizado como prova de conceito de redes de chaveamento de pacotes ópticos. Ele descreve as arquiteturas propostas para a rede e o nó de acesso, juntamente com o desenvolvimento detalhado do hardware, desde a concepção até os testes finais dos módulos (placas), e do núcleo de processamento implementado em dispositivo de lógica programável, que constitui a inteligência da rede. O nó de acesso foi concebido de forma modular, com quatro módulos desenvolvidos para compor o elemento principal da rede, cada um com tecnologia e função especifica. O trabalho também descreve os testes realizados com os protótipos, demonstrando que os requisitos inicialmente propostos foram alcançados / Abstract: This work presents the development and prototyping of an access node for an optical packet switching network. The network's architecture and the access node proposals are described, as well as the detailed hardware development, from the conception to modules' (boards) final tests and core processing implemented on PLDs, which constitutes the intelligence of the network. The access node was conceived in a modular way, with four modules developed to compose the main element of the network, each with its proper technology and function. The work also describes the tests performed on the prototypes, showing that the proposed requirements were met / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica

Orientador: Aldario C. Bordonalli / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-11T21:13:22Z (GMT). No. of bitstreams: 1 Carvalho_RaniereNoronhade_M.pdf: 8840404 bytes, checksum: 8fe7c72c315d28741327bdd5e4195146 (MD5) Previous issue date: 2008 / Resumo: Atualmente, têm-se observado tentativas de se transferir o processamento da informação em redes de tráfego de pacotes cada vez mais para o domínio óptico. Isto acarretaria um aumento da quantidade de informações trocadas entre os nós da rede e promoveria a diminuição da latência do fluxo de pacotes. Com este intuito, procurou-se analisar os efeitos da redução do tempo de acionamento de uma chave óptica simples baseada em um amplificador óptico a semicondutor (SOAs) comum e disponível comercialmente no desempenho de um arranjo experimental que simulava uma rede de tráfego de pacotes. Posteriormente, de posse dos resultados obtidos, que assumiram a manutenção da integridade dos bits do pacote dentro de um fator de 10% durante os transientes de chaveamento, a latência da rede foi teoricamente avaliada. Para a melhoria do tempo de chaveamento do SOA, utilizou-se uma técnica de pré-injeção de pulso de corrente de portadores, Como esperado, houve uma redução acentuada dos tempos de acionamento de início e fim do processo de chaveamento óptico em relação ao obtido com pulsos quadrados simples, da ordem de 10 vezes. Verificou-se, também, que, acima de um determinado número de chaveamentos ocorrendo dentro de uma mesma rede óptica de pacotes, a latência da rede poderia ser diminuída de acordo com o tráfego da rede com a aplicação da técnica de redução do tempo de chaveamento do SOA. / Abstract: Currently, more and more attempts are being made to move network processing of information packets to the optical domain. This can potentially lead to an increase of the amount of information that is exchanged among nodes of the network and promote the reduction of latency of packet flow. In this sense, this work examines the effects of reducing the switching time of semiconductor optical amplifier (SOA) based switches in the performance of an experimental arrangement that simulates a network with optieal paeket traffie. By assuming per-bit paeket integrity within a factor of 10% over the switching period of transients, the latency of the network was then theoretically evaluated. j To improve the SOA switching time, a pre-impulse step injected current technique was used to provide excess carriers during transients. As result, a reduction of the order of ten times in the optical switching interval was observed in relation to that provided by ordinary square pulse~. In terms of packet traffic flow, the latency resulting from the improved SOA switching time could considerably be reduced based on the number of switching events occurring within the network. / Mestrado / Telecomunicações e Telemática / Mestre em Engenharia Elétrica

Orientador : Ivanil S. Bonatti / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-02T05:33:55Z (GMT). No. of bitstreams: 1 Bercho_LuisRenato_M.pdf: 1262015 bytes, checksum: c1852be6cc12d6347fea7397bde2dd51 (MD5) Previous issue date: 2002 / Mestrado

Orientador : Dalton Soares Arantes / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-02T15:43:33Z (GMT). No. of bitstreams: 1 Camargo_HenriqueAntonioMielli_M.pdf: 9395051 bytes, checksum: 1f867fe92724ec2b0f2204d94b9b3494 (MD5) Previous issue date: 1999 / Resumo: O objetivo desta tese é o estudo comparativo das diversas técnicas de Controle de Admissão de Chamadas em Redes ATM. Para isso, apresenta-se a conceituação básica para a compreensão e analisada maioria dos diferentes métodos de Controle de Admissão de Chamadas-CAC, introduzindo-se os significados da extensa relação de siglas que fazem parte do universo ATM/CAC. Utilizando-se o MATLAB versão 5 e o Simulador de Redes SimATM para ambiente Windows NT, em fase de desenvolvimento na Faculdade de Engenharia Elétrica e de Computação da UNICAMP, faz-se uma análise comparativa de três algoritmos de CAC conhecidos da literatura / Abstract: The objective of this work is the comparative study of several Admission Control Techniques for ATM networks. To accomplish this, a number of different methods of Connection Admission Control is presented along with the meanings of a wide list of acronyms that are part of the CAC/ATM universe. Using MATLAB and the SimNT simulator designed for the Windows NT environment, which is under development at the Faculty of Electrical and Computer Engineering, a comparative analysis of three well-known Connection Admission Control algorithms is performed. / Mestrado / Mestre em Engenharia Elétrica

Orientador: Shusaburo Motoyama / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-03T17:22:34Z (GMT). No. of bitstreams: 1 Arantes_MagdaPatriciaCaldeira_D.pdf: 1366253 bytes, checksum: 5bdec2ff21edc6a161cf9121ac6451c5 (MD5) Previous issue date: 2003 / Doutorado

Orientador: Wilmar Bueno de Moraes / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-25T05:58:50Z (GMT). No. of bitstreams: 1 Finco_Saulo_M.pdf: 9491248 bytes, checksum: 489528c73fa99a929aa8d184b8ee30c2 (MD5) Previous issue date: 1996 / Resumo: Este trabalho de tese foi motivado por resultados experimentais que comprovaram eficiência dos transistores LDD-NMOS e LDSD-NMOS na manipulação de potência. Tais transistores são passíveis de serem construídos em tecnologias digitais convencionais, capazes de serem integrados monoliticamente com os seus circuitos de controle. Na primeira parte do Capítulo 1 é apresentado o atual contexto de aplicações do mercado mundial deste segmento da eletrônica, na segunda parte contém um breve histórico do desenvolvimento desta pesquisa no Brasil. No Capítulo 2 são apresentados os principais tópicos da engenharia dos dispositivos de potência, necessários para compreender o modelamento elétrico e a construção dos transistores LDD e LDSD-NMOS, constituindo uma célula de comutação aplicável em inumeras topologias de conversão de potência. No Capítulo 3 é apresentado o principal objeto desta tese que é o projeto de um Dispositivo Inteligente de Potência, cuja funcionalidade é convesão CC-CC, para uma topologia Boost Converter. O circuito foi construído monoliticamente em um processo digital 1.5mm SP DML. Neste capítulo o projeto é descrito estruturalmente e funcionalmente. O comportamento global foi comprovado por simulação elétrica realizada com o netlist extraído do layout. Do mesmo modo a estrutura e a funcionalidade de cada bloco individual que compõem o circuito são também analisadas e comprovadas por simulação elétrica. O circuito foi implementado e testado. Em uma primeira análise os resultados experimentais concordam com os resultados de simulação no entanto não estão no âmbito do estudo apresentado nesta tese. No Capítulo 4 é feita uma recapitulação geral dos tópicos abordados e são apresentadas as potencialidades que este trabalho de pesquisa tem. Algumas metas são colocadas como desafio para a continuidade deste trabalho / Abstract: Not informed. / Mestrado / Mestre em Engenharia Elétrica

Orientador : Helio Waldman / Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-04T03:23:02Z (GMT). No. of bitstreams: 1 AlmeidaJunior_RaulCamelodeAndrade_D.pdf: 6394727 bytes, checksum: 56d1667ed2e31b23492071088dcf7edf (MD5) Previous issue date: 2004 / Resumo: A combinação da comutação óptica de pacotes com a multiplexação por divisão de comprimento de onda (WDM) surge como um cenário promissor para as redes ópticas futuras. Um dos requisitos de projeto dessas redes é procurar minimizar a perda de pacotes quando há contendas pelos mesmos recursos. Uma alternativa é a utilização de armazenadores de pacotes ópticos, que fazem uso do domínio temporal para a resolução de contenção. Este trabalho propõe uma modelagem analítica para o desempenho desses dispositivos em redes ópticas assíncronas comutadas por pacote. Devido à inexistência de RAMs ópticas, os armazenadores de pacotes ópticos têm sido atualmente configurados por um conjunto de linhas de atraso capaz de prover um número finito de atrasos fixos. Considerando tal peculiaridade, uma contribuição adicional deste trabalho é a proposição e modelagem de duas políticas capazes de prover diferenciação de serviço em armazenadores de pacotes ópticos. Por fim, objetivando realizar um estudo comparativo entre três possíveis domínios de resolução de contenção, também são abordados os domínios espacial e do comprimento de onda, além da combinação entre eles e entre os domínios temporal e do comprimento de onda / Abstract: The combination of optical packet switching with wavelength division multiplexing (WDM) has emerged as a promising framework for future optical networks. One of the design requirements of these networks is to minimize the packet loss when there are contentions for the same resources. One possibility is to use optical buffers, which exploit the time domain for contention resolution. This work proposes an analytical modeling for the performance of such devices in asynchronous optical packet-switched networks. Due to the non-existence of optical RAMs, optical buffers have been designed using delay line banks that can provide a finite number of fixed delays. Considering such peculiarity, an additional contribution of this work is the proposal and modeling of two policies that can provide service differentiation in optical buffers. Lastly, in order to make a comparative study among three possible contention resolution domains, the space and wavelength domains are also analyzed, as well as their combinations and the combination between the time and wavelength domains / Doutorado / Telecomunicações e Telemática / Doutor em Engenharia Elétrica

Orientador: Edson Bim / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação / Made available in DSpace on 2018-08-04T02:19:27Z (GMT). No. of bitstreams: 1 Almeida_JoseFranciscoMarcondesde_M.pdf: 3295187 bytes, checksum: 42264ed158c326964081fa1d1520c625 (MD5) Previous issue date: 2000 / Resumo: Este trabalho tem como finalidade descrever a obtenção de capacitâncias variáveis a partir do chaveamento de um capacitor para aplicação em motores de indução monofásicos. Tradiciona1mente, neste tipo de motor, utiliza-se uma chave centrífuga com um capacitor para a partida e outro para o regime. Um método alternativo propõe a substituição da chave centrífuga e do capacitor de partida por uma chave a estado sólido ligada em paralelo com o capacitor de regime. Os dois métodos são analisados, implementados e comparados. Resultados de simulação demonstram a obtenção de capacitâncias maiores através de curtoscircuitos programados no capacitor de regime. Os resultados experimentais foram obtidos através de um sistema de desenvolvimento baseado no microcontrolador 87Cl96KD da Intel / Abstract: The main purpose of this work is to obtain the variable capacitances from a switched capacitor for application in single-phase induction motors. Traditionally, this motor, uses a centrifugal switch with a starting capacitor and a running capacitor. An alternative method replaces the centrifugal switch and the starting capacitor by a solid-state switch in parallel with the running capacitor. The two methods are analyzed, implemented and compared. Simulations results show the increase of the capacitance through programmed short-circuits of the running capacitor. The experimental results are obtained through a development system based on the 87C196KD microcontroller of the Intel / Mestrado / Energia Eletrica / Mestre em Engenharia Elétrica

Orientador: Rege Romeu Scarabucci / Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica / Made available in DSpace on 2018-07-20T15:35:53Z (GMT). No. of bitstreams: 1 FroesLima_CarlosAlberto_M.pdf: 13128038 bytes, checksum: 9a027b022f46f119b85d45abd0009efa (MD5) Previous issue date: 1995 / Resumo: A evolução das redes digitais e de uma nova tecnologia de comutação e multiplexação em altas taxas - ATM(Asynchronous Transfer Mode) ¿ garantiu uma forma flexível para a interligaçãoem rede. Da padronização do ITU-T e de diversos foros de fabricantes, aliando a indústria da informática com a indústria de telecomunicações pretende-se uma universalidade no processo de transferência de informações nas próximas décadas. Dentro desta característica de técnica integradora da tecnologia ATM, os equipamentos projetados deverão considerar, além do transporte propriamente da informação, a sua integração do ponto de vista de gerenciamento. Neste sentido, mecanismos de Operação, Administração, Manutenção e Provisionamento deverão estar contidos e padronizados nestes equipamentos. Este trabalho analisa as necessidades básicas de um equipamento que possa ser inserido na futura rede faixa larga de serviços integrados do ponto de vista de concepção de gerenciamento. Como exemplo da estrutura apresentada é também proposto um modelo para a Camada de protocolo ATMque contempla e exemplifica as funcionalidades requeridas em operação e gerenciamento de rede. Utilizando a linguagem formal de descrição e especificação SDL (Specification and Description Language) e diagramas de fluxo de mensagens MSC (Message Sequence Chart) a consistência deste modelo é verificada / Mestrado / Eletrônica, Microeletrônica e Optoeletrônica / Mestre em Engenharia Elétrica