L’application du concept de synchronisation appliqué aux composants photoniques non-linéaires a permis l’avènement des communications chaotiques optiques. Les systèmes optoélectronique dans ces chaines de transmission ont déjà démontré leur potentiel en termes de sécurité additionnelle au niveau de la couche physique des réseaux optiques. Cependant, la quantification du niveau de sécurité et l’absence d’un cadre déduit aux aspects multi-utilisateurs (techniques de multiplexage spécifiques) ont fortement freiné le déploiement de ces techniques à large échelle. La recherche effectuée dans le cadre de cette thèse a contribué à l’avancement de ces deux questions ouvertes. Dans premier temps, nous nous sommes intéressés à la sécurité d’une classe de générateur optique particulière: les lasers à semi-conducteur à cavité externe (ECSL). Nous proposons d’attaquer le système dans le contexte le plus difficile, celui dans lequel aucune information n’est a priori disponible. La sortie du laser chaotique (l’intensité optique) est enregistrée, et les séries temporelles obtenues sont analysées. La sécurité est comprise dans ce contexte comme étant la quantité d’information sur les paramètres du système (analogue d’une clé dans les systèmes de cryptage conventionnels) et/ou la fonction non-linéaire du système (l’équivalent de l’algorithme de cryptage). Un ECSL est un système possédant un délai (aussi appelé retard), un paramètre critique pour la sécurité. Nous avons étudié l’influence des paramètres ajustable de l’ECSL chaotique sur l’identification du délai: l’intensité de la rétroaction optique, la valeur du délai, et le courant alimentant le laser (aussi appelé courant de pompe). Dans un deuxième temps nous interprétons ces résultats sur la base des régimes dynamiques précédent l’apparition du chaos dans l’ECSL. Nous avons proposé par la suite une architecture pour multiplexer des signaux chaotiques optiques générés par des ECSL. Nous démontrons la supériorité de cette approche en terme d’efficacité spectrale relativement aux méthodes de multiplexage en longueur d’onde (wavelength division multiplexing, WDM) appliquées aux communications optiques par chaos (aussi connues sous le nom de chaotic WDM ). Nous avons adapté un concept fondamental de la théorie de la synchronisation: la décomposition active-passive (APD) en utilisant des composants optiques simples. Nous démontrons la possibilité de multiplexer et démultiplexage de deux signaux chaotiques optiques par synchronisation (en utilisant deux émetteurs et deux récepteurs). Les performances et la robustesse de cette structure sont analysées ainsi que la possibilité de crypter et de décrypter des messages. Après cela, nous avons utilisé une classe de systèmes optoélectroniques différente de celle correspondant au deux premières sections, avec l’objectif d’utiliser un seul oscillateur chaotique pour encoder plusieurs messages au lieu de considérer un oscillateur par message. A cette fin, nous avons modifié une structure d’un générateur de chaos électro-optique existant dans la littérature en lui ajoutant plusieurs boucles de rétroactions non-linéaires. Chacune d’elle est utilisée pour l’encryptage d’un message, réalisée, par exemple, par la modulation du gain non-linéaire de la boucle. Nous avons analysé différentes configurations possibles, ainsi que les propriétés des signaux chaotiques générés au sein de chaque boucle et utilisés pour transporter les différents messages. Nous avons expliqué dans quelle mesure l’orthogonalité (ou décorrélation) entre les différents signaux peut être utilisée à notre avantage pour dériver des équations de décodage de faible complexité algorithmique (comme fonction du nombre d’utilisateurs). Enfin, nous analysons comment certains phénomènes d’interférences entre signaux porteurs peuvent être pris en compte afin de toujours permettre la récupération des messages. / With the rapid development of optical communications and the increasing amount of data exchanged, it has become utterly important to provide effective architectures to protect sensitive data. The use of chaotic optoelectronic devices has already demonstrated great potential in terms of additional computational security at the physical layer of the optical network. However, the determination of the security level and the lack of a multi-user framework are two hurdles which have prevented their deployment on a large scale. In this thesis, we propose to address these two issues. First, we investigate the security of a widely used chaotic generator, the external cavity semiconductor laser (ECSL). This is a time-delay system known for providing complex and high-dimensional chaos, but with a low level of security regarding the identification of its most critical parameter, the time delay. We perform a detailed analysis of the influence of the ECSL parameters to devise how higher levels of security can be achieved and provide a physical interpretation of their origin. Second, we devise new architectures to multiplex optical chaotic signals and realize multi-user communications at high bit rates. We propose two different approaches exploiting known chaotic optoelectronic devices. The first one uses mutually coupled ECSL and extends typical chaos-based encryption strategies, such as chaos-shift keying (CSK) and chaos modulation (CMo). The second one uses an electro-optical oscillator (EOO) with multiple delayed feedback loops and aims first at transposing coded-division multiple access (CDMA) and then at developing novel strategies of encryption and decryption, when the time-delays of each feedback loop are time- dependent.

Avec l'avènement des systèmes intégrés complexes, la vérification par assertions(Assertion Based Verification ou ABV) s'est imposée comme une solution pour la vérification semi-formelle des circuits. L'ABV permet de valider qu'un circuit satisfait ou non une propriété(ou assertion). Des travaux antérieurs ont montré qu'il était possible de synthétiser ces propriétés sous la forme de moniteurs matériels. Ces derniers peuvent ainsi être embarqués à demeure sur un circuit afin qu'ils assurent une tâche de monitoring. Avec un objectif de surveillance et de sûreté, l'utilisation de tels moniteurs est un plus. Néanmoins, ces derniers sont aussi sensibles que les circuits surveillés à une dégradation environnementale(tension, température, vieillissement, ...). Afin de réduire le risque de dysfonctionnement des moniteurs, initialement conçus comme des circuits synchrones, une variante asynchrone(quasi-insensible aux délais) est proposée dans cette thèse. Ces travaux s'inscrivent dans le cadre du projet ANR SFINCS(Thalès, Dolphin Integration, TIMA) et ont mené à la définition d'une méthode de synthèse de moniteurs asynchrones matériels tirant parti de la robustesse et de la modularité des implémentations asynchrones. Les études menées se focalisent en premier lieu sur la conception d'une bibliothèque de moniteurs élémentaires asynchrones et sur une méthode d'interconnexion ad hoc permettant de constituer des moniteurs complexes. Afin de garantir les bonnes propriétés de robustesse de ces moniteurs, une étude a été menée à l'aide de l'outil de vérification formelle RAT. Il a notamment été prouvé que la connexion d'un moniteur asynchrone avec un circuit synchrone(à surveiller) était un point particulièrement délicat car les hypothèses du circuit synchrone contraignent le moniteur asynchrone. Il a donc été proposé d'introduire un dispositif de contrôle de l'horloge du circuit synchrone, appelé " clock stretching ", afin de relaxer les hypothèses temporelles synchrones qui sont appliquées à la partie asynchrone.

Avec l'avènement des systèmes intégrés complexes, la vérification par assertions(Assertion Based Verification ou ABV) s'est imposée comme une solution pour la vérification semi-formelle des circuits. L'ABV permet de valider qu'un circuit satisfait ou non une propriété(ou assertion). Des travaux antérieurs ont montré qu'il était possible de synthétiser ces propriétés sous la forme de moniteurs matériels. Ces derniers peuvent ainsi être embarqués à demeure sur un circuit afin qu'ils assurent une tâche de monitoring. Avec un objectif de surveillance et de sûreté, l'utilisation de tels moniteurs est un plus. Néanmoins, ces derniers sont aussi sensibles que les circuits surveillés à une dégradation environnementale(tension, température, vieillissement, …). Afin de réduire le risque de dysfonctionnement des moniteurs, initialement conçus comme des circuits synchrones, une variante asynchrone(quasi-insensible aux délais) est proposée dans cette thèse. Ces travaux s'inscrivent dans le cadre du projet ANR SFINCS(Thalès, Dolphin Integration, TIMA) et ont mené à la définition d'une méthode de synthèse de moniteurs asynchrones matériels tirant parti de la robustesse et de la modularité des implémentations asynchrones. Les études menées se focalisent en premier lieu sur la conception d'une bibliothèque de moniteurs élémentaires asynchrones et sur une méthode d'interconnexion ad hoc permettant de constituer des moniteurs complexes. Afin de garantir les bonnes propriétés de robustesse de ces moniteurs, une étude a été menée à l'aide de l'outil de vérification formelle RAT. Il a notamment été prouvé que la connexion d'un moniteur asynchrone avec un circuit synchrone(à surveiller) était un point particulièrement délicat car les hypothèses du circuit synchrone contraignent le moniteur asynchrone. Il a donc été proposé d'introduire un dispositif de contrôle de l'horloge du circuit synchrone, appelé « clock stretching », afin de relaxer les hypothèses temporelles synchrones qui sont appliquées à la partie asynchrone. / With the advent of complex integrated systems, the assertion based verification(ABV) has emerged as a solution for the semi-formal circuits verification. The ABV is used to validate that a circuit satisfies a property(or assertion). Previous work has shown that it is possible to synthesize these properties in the form of hardware monitors. These can then be embeddded permanantly on a circuit so that they provide monitoring task. With a goal of security and surveillance, the use of such monitors is a plus. Nevertheless, they are as sensitive as the monitored circuits to environmental degradation(voltage, temperature, age, ...). To reduce the risk of failure in monitors, originally designed as synchronous circuits, an asynchronous variant(quasi-delay insensitive) is proposed in this thesis. This work is part of the ANR project SFINCS(Thales, Dolphin Integration, TIMA) and led to the definition of a method for synthesizing asynchronous hardware monitors leveraging the robustness and modularity of asynchronous implementations. The studies focus primarily on the design of a library of basic asynchronous monitors and an ad hoc method of interconnection to build complex monitors. To ensure the robustness of these monitors, a study was conducted using formal verification tool RAT. In particular it was proved that the connection of an asynchronous monitor with a synchronous circuit(to watch) was particularly tricky because the timing assumptions of synchronous circuit impact the asynchronous monitor. It was therefore proposed to introduce a devicet, called "clock stretching", for controlling the clock of the synchronous circuit and relax synchronous timing assumptions that are applied to the asynchronous monitor.