The objective of this study was to examine the relationship between gigabit broadband network penetration (GBNP) and the economic well-being in Metropolitan Statistical Areas (MSA) in the United States. The literature highlights the colloquial examples of how gigabit connectivity has impacted MSA economies, the governance structure, and the economic indicators of a local economic health. Variables in the analysis were separated into four categories: time, geographic, economic, and employment. Data was collected from the FCC Form 477, US Census Bureau ACS 5 year estimates, and the Bureau of Economic Analysis between the years 2011 and 2014. A descriptive analysis explored the statistical relationships between the selected factors. Results showed that the time variable, selected economic variables, and selected employment variables all show positive relationships with GBNP. The study offers the opportunity for future research to build off of in order to comprehensively answer the question about the relationship between economic well-being and GBNP. / Master of Urban and Regional Planning

[pt] O objetivo desta dissertação consiste no desenvolvimento de um analisador de erro para Redes Ópticas através da utilização de circuitos integrados programáveis operando na taxa do Gigabit. As principais fontes de erro, as técnicas de medição da taxa de bits errados e a avaliação de desempenho de enlaces elétricos e ópticos em redes de telecomunicações são descritas e caracterizadas. Dispositivos de transmissão e recepção são desenvolvidos através da introdução de ferramentas computacionais para FPGA colocando-se em evidência o mecanismo de alinhamento e sincronização entre os dois. As simulações e análises destes dispositivos são apresentadas possibilitando a inserção destes em um módulo capaz de avaliar o desempenho de um enlace óptico na taxa de 1.25Gbit/s em função da taxa de bits errados. / [en] The objective of this dissertation consist on development of an error analyzer for Optical Networks by the use of programmable integrated circuits operating in Gigabit rates. The main sources of error, the techniques of BER measurement and the performance evaluation of the electric and optical links in telecommunication networks are described and characterized. Transmission and reception devices are developed through the introduction of computational tools for FPGA giving emphasis to alignment and synchronization mechanism between the two. The simulations and analyses of these devices are presented making possible the insertion of these in a module capable to evaluate the performance of the optical link in the 1.25Gbit/s rate in function of the BER.

Neste trabalho, é apresentado o desenvolvimento de um IP de rede Ethernet com interface para o barramento Avalon para utilização em conjunto com o processador Nios II da Altera. O IPC foi adaptado do projeto Ethernet_tri_mode, e é capaz de transferir dados a velocidades de 1000, 100 e 10 Mbps. O desenvolvimento envolveu a adaptação do código para atingir os requisitos do projeto, feito segundo as diretrizes do CIERMag de manter todo o código em VHDL. Além disso, foi implementada uma interface de comunicação com o processador Nios II para tornar possível a configuração do sistema, bem como a transferência de dados através de um software sendo executado no processador. O IPC Ethernet foi projetado para ser aplicado no espectrômetro digital em desenvolvimento pelo CIERMag e teve como compromissos a baixa utilização de recursos lógicos do FPGA e, ao mesmo tempo, a disponibilização de uma alta taxa de transferência de dados para o espectrômetro. Como ferramenta de desenvolvimento, foi utilizada a plataforma Quartus II cujo fornecedor é a Altera. Já os testes em placa foram realizados em um kit de desenvolvimento DE3-150 da Terasic, o qual utiliza uma FPGA Stratix III, também da Altera. Com o intuito de testar e validar o sistema, foi desenvolvido um software para o processador Nios II capaz de receber e enviar dados através do IPC e com inteligência para responder pedidos do tipo ARP e PING. O subsistema de Gigabit Ethernet desenvolvido aqui já incorpora a versão corrente do Espectrômetro Digital de RM do CIERMag. / In this work we expose the implementation of an Ethernet network core which interfaces to Avalon bus used along with the Nios II Altera processor. This core was adapted from the Ethernet_tri_mode project. It can transfer data at rates of 1000, 100 and 10 Mbps. The development involved the adaptation of the code to fullfil the project requirements, under the policy of the CIERMag to keep the whole coding in VHDL. Furthermore was implemented an interface to communicate with the Nios II processor to enable system configuration and data transfer through a software running on the processor. The core was projected to be applied with focus on the utilization of low FPGA logical resources with the availability of a high data transfer rate. It will be used in a digital spectrometer under development at the CIERMag. The Quartus II platform, supplied by Altera was used as the development tool. The tests on board where carried out on a DE3-150 development kit from Terasic, which has an FPGA Stratix III also from Altera. In order to test and validate the system, a software for the Nios II processor was developed, able to send and receive data via IPC and with intelligence to answer ARP and PING types requests. The developed Gigabit Ethernet subsystem is now part of the running version of the CIERMag Digital MR Spectrometer.

Neste trabalho, é apresentado o desenvolvimento de um IP de rede Ethernet com interface para o barramento Avalon para utilização em conjunto com o processador Nios II da Altera. O IPC foi adaptado do projeto Ethernet_tri_mode, e é capaz de transferir dados a velocidades de 1000, 100 e 10 Mbps. O desenvolvimento envolveu a adaptação do código para atingir os requisitos do projeto, feito segundo as diretrizes do CIERMag de manter todo o código em VHDL. Além disso, foi implementada uma interface de comunicação com o processador Nios II para tornar possível a configuração do sistema, bem como a transferência de dados através de um software sendo executado no processador. O IPC Ethernet foi projetado para ser aplicado no espectrômetro digital em desenvolvimento pelo CIERMag e teve como compromissos a baixa utilização de recursos lógicos do FPGA e, ao mesmo tempo, a disponibilização de uma alta taxa de transferência de dados para o espectrômetro. Como ferramenta de desenvolvimento, foi utilizada a plataforma Quartus II cujo fornecedor é a Altera. Já os testes em placa foram realizados em um kit de desenvolvimento DE3-150 da Terasic, o qual utiliza uma FPGA Stratix III, também da Altera. Com o intuito de testar e validar o sistema, foi desenvolvido um software para o processador Nios II capaz de receber e enviar dados através do IPC e com inteligência para responder pedidos do tipo ARP e PING. O subsistema de Gigabit Ethernet desenvolvido aqui já incorpora a versão corrente do Espectrômetro Digital de RM do CIERMag. / In this work we expose the implementation of an Ethernet network core which interfaces to Avalon bus used along with the Nios II Altera processor. This core was adapted from the Ethernet_tri_mode project. It can transfer data at rates of 1000, 100 and 10 Mbps. The development involved the adaptation of the code to fullfil the project requirements, under the policy of the CIERMag to keep the whole coding in VHDL. Furthermore was implemented an interface to communicate with the Nios II processor to enable system configuration and data transfer through a software running on the processor. The core was projected to be applied with focus on the utilization of low FPGA logical resources with the availability of a high data transfer rate. It will be used in a digital spectrometer under development at the CIERMag. The Quartus II platform, supplied by Altera was used as the development tool. The tests on board where carried out on a DE3-150 development kit from Terasic, which has an FPGA Stratix III also from Altera. In order to test and validate the system, a software for the Nios II processor was developed, able to send and receive data via IPC and with intelligence to answer ARP and PING types requests. The developed Gigabit Ethernet subsystem is now part of the running version of the CIERMag Digital MR Spectrometer.

ITC/USA 2011 Conference Proceedings / The Forty-Seventh Annual International Telemetering Conference and Technical Exhibition / October 24-27, 2011 / Bally's Las Vegas, Las Vegas, Nevada / This paper presents a case study of an FTI system with complex requirements in terms of the data acquisition, recording, and post-analysis. Gigabit Ethernet was the technology of choice to facilitate such a system. Recording in a Gigabit Ethernet environment raises a fresh challenge to perform fast data reduction and data mining for post-flight analysis. This paper describes the Quick Access Recorder used in this system and how it addresses this challenge.

ITC/USA 2011 Conference Proceedings / The Forty-Seventh Annual International Telemetering Conference and Technical Exhibition / October 24-27, 2011 / Bally's Las Vegas, Las Vegas, Nevada / Switches are a critical component in any networked FTI data acquisition system in order to allow the forwarding of data from the DAU to the target destination devices such as the network recorder, PCM gateways, or ground station. Commercial off the shelf switches cannot meet the harsh operating conditions of FTI. This paper describes a hardware implementation of a crossbar switching architecture that meets the reliability and performance requirements of FTI equipment. Moreover, by combining the crossbar architecture with filtering techniques, the switch can be configured to achieve sophisticated forwarding operations. By way of illustration, a Gigabit network tap application is used to demonstrate the fundamental concepts of switching, forwarding, crossbar architecture, and filtering.

Thesis (M. Engin.)--Flinders University, School of Computer Science, Engineering and Mathematics. / Typescript bound. Includes bibliographical references (leaves 128-133). Also available online.

Thesis (M.S.E.C.E.)--University of Delaware, 2007. / Principal faculty advisor: Fouad Kiamilev, Dept. of Electrical and Computer Engineering. Includes bibliographical references.

[pt] O objetivo desta dissertação consiste no desenvolvimento e na realização de um analisador de redes e elementos de redes na taxa de 1 Gbps. A tecnologia de lógica programável (FPGA) é utilizada através de uma placa de desenvolvimento ativada por ferramentas computacionais dedicadas a esta aplicação. O módulo realizado é utilizado para caracterizar uma rede e alguns elementos de rede em função da taxa máxima de transmissão de pacotes, número de pacotes perdidos e retardo. Uma comparação entre os resultados fornecidos pelo módulo desenvolvido e um equipamento comercial é apresentada e comentada. Finalmente, as principais vantagens da proposta desta dissertação são destacadas. / [en] The main purpose of this dissertation is the development and realization of a Gigabit Ethernet network element analyzer. The FPGA technology is employed through a development board, activated by dedicated software tools. The prototype realized is employed to describe a network and network elements by maximum transmission capacity, frame loss and delay. A comparative analysis between this prototype and a commercial equipment is performed. Finally, the main advantages of this dissertation will be highlighted.

Gemeinsamer Workshop von Universitaetsrechenzentrum und Professur Rechnernetze und verteilte Systeme der Fakultaet fuer Informatik der TU Chemnitz. Technologieentwicklungen bei 10 Gigabit Ethernet (10GE) Erweiterung des Ethernet-Schichtenmodells bei 10 Gigabit Ethernet Uebertragungsverfahren auf verschiedenen Glasfasertypen bei verschiedenen Wellenlaengen